1-Wire 센서 통신
데이터선 풀업, 외부·기생 전원, 최종 배선의 파형과 변환 완료를 각각 확인합니다.
전류 루프와 ADC
전류를 전압으로 바꾸는 계산과 송신기·증폭기·ADC의 실제 동작 범위를 따로 검증합니다.
메모리 부품과 동작 조건
DDR4 데이터시트: 부품 번호·타이밍·리프레시 조건 읽기
Micron MT40A 8Gb Rev. T를 예로, 표의 수치와 적용 조건을 함께 읽습니다.
DDR4 Vref: 읽기·쓰기·명령의 기준전압을 구분하기
오류가 늘어나는 조건과 실제 수신기의 기준전압을 연결해 원인을 좁힙니다.
FlexiDRAM: XOR·다수결 연산을 DRAM 안으로 옮기는 연구
센스 앰프 변경, 논리 그래프와 row 배치를 연결한 2022년 연구를 평가 조건까지 읽습니다.
클록 타이밍
클록 스큐와 지터: setup·hold 여유를 따로 계산하기
같은 클록 도메인의 단일 사이클 경로에서 캡처 클록의 지연이 두 검사에 반대로 작용하는 이유입니다.
READING ORDER
아래 계층이 통과한 뒤 위로 올라갑니다
각 글은 board signal → electrical/link → protocol → controller register → firmware → Linux probe → runtime → user-visible result 순서로 구성했습니다. 링크가 올라오지 않은 상태에서 driver log를 해석하거나, descriptor ownership이 확인되지 않은 상태에서 network stack을 의심하지 않도록 경계를 고정합니다.
01 · PCIE
PCIe
전원·REFCLK·PERST#에서 LTSSM, configuration, BAR, DMA, MSI까지 16개 상세 하위 글로 분리
Synopsys DesignWare PCIe: PHY부터 Configuration Space까지
Synopsys DesignWare PCIe Controller와 별도 PHY hard macro가 PIPE로 연결된 구성을 기준으로 전원, REFCLK, PERST#, SerDes/PCS, LTSSM, DBI, iATU와 Configuration Read까지 확인합니다.
8 layers · 7 detailed chapters · 6 registers · 5 tests02Synopsys DWC PCIe: iATU, Enumeration, DMA와 MSI
DWC link-up 이후 DBI와 iATU가 CPU·PCIe 주소를 연결하고 Linux가 BDF와 BAR를 배치하며 bus mastering, DMA mapping과 MSI/MSI-X를 활성화하는 순서를 추적합니다.
8 layers · 9 detailed chapters · 6 registers · 5 tests02 · ETHERNET
Ethernet
PHY·MDIO·RGMII·PCS와 DP83867·RTL8211F·LAN8841부터 DWMAC descriptor, NAPI, socket까지 18개 상세 하위 글로 분리
Ethernet FEC: 정정 횟수와 패킷 손실은 다릅니다
FEC 모드·계수 단위·관측 구간을 맞춘 뒤 MAC과 애플리케이션의 결과를 비교합니다.
03Ethernet PHY, MDIO, Auto-Negotiation과 MAC
RJ45/magnetics와 MDI electrical 상태에서 PHY reset, MDIO register, auto-negotiation, RGMII/SGMII timing과 Linux phylib/phylink까지 올라갑니다.
8 layers · 10 detailed chapters · 6 registers · 5 tests04Ethernet DMA Descriptor에서 NAPI와 Socket까지
wire의 Ethernet frame이 MAC filter, RX descriptor, DMA ownership, interrupt moderation, NAPI budget, skb/GRO, IP와 socket receive queue로 이동하는 전 과정을 검증합니다.
8 layers · 8 detailed chapters · 6 registers · 5 tests03 · INTERRUPT
Interrupt
Arm GICv3, RISC-V PLIC/AIA, x86 APIC/IOAPIC/MSI를 21개 상세 하위 글로 분리
Arm GICv3: 핀 입력에서 Linux IRQ handler까지
주변장치의 interrupt 출력이 GIC Distributor와 Redistributor를 지나 CPU의 IRQ exception이 되고, Linux irqdomain을 통해 device driver handler로 전달되는 전 과정을 추적합니다.
8 layers · 7 detailed chapters · 8 registers · 5 tests06RISC-V PLIC와 AIA: source에서 S-mode handler까지
장치 interrupt source가 PLIC gateway, pending, context enable, threshold, claim/complete를 거쳐 supervisor external interrupt로 전달되는 경로를 먼저 확인하고, APLIC·IMSIC 기반 AIA가 무엇을 바꾸는지 비교합니다.
8 layers · 7 detailed chapters · 8 registers · 5 tests07x86 APIC·IOAPIC·MSI: vector에서 Linux IRQ까지
legacy PIC에서 Local APIC, IOAPIC, MSI/MSI-X, x2APIC, interrupt remapping으로 이어지는 x86 interrupt 구조를 한 장치 사건의 주소·데이터·vector 변화로 연결합니다.
8 layers · 7 detailed chapters · 8 registers · 5 tests04 · VERIFICATION
Verification
재현 행렬, 계측, snapshot, 공통 시간축, fault injection과 자동화를 6개 상세 하위 글로 분리
DDR VIP: 명령 간격과 데이터 검사를 나눕니다
데이터를 다시 읽었다는 사실만으로 DDR 명령의 상태와 시간 제약을 모두 검사한 것은 아닙니다.
GUIDEGPIO 풀업·풀다운: 리셋부터 절전 복귀까지
정상 동작 때의 GPIO 설정만으로 전원 투입 직후와 절전 중의 핀 상태를 설명할 수는 없습니다. 신호를 구동하는 주체와 수신 조건을 시간대별로 나눠 확인합니다.
08Hardware bring-up 검증법: 처음 끊긴 경계를 찾는 기록
PCIe, Ethernet, interrupt를 디버깅할 때 감으로 register를 훑지 않고 회로도·계측·controller·firmware·Linux probe·runtime queue·사용자 결과를 시간축 하나로 묶는 방법을 정리합니다.
8 layers · 6 detailed chapters · 8 registers · 5 tests05 · FPGA / RISC-V
FPGA·RISC-V 프로젝트 사례
제작자의 구현 구성과 시연에서 확인된 범위, 별도로 검증할 항목을 구분합니다.
06 · HARDWARE SECURITY
하드웨어 보안 사례
물리 접근 조건, 관찰한 권한 변화와 남은 접근 제한을 구분합니다.
07 · SOC INTERCONNECT
AMBA
요청 수락과 응답 완료, 대기와 브리지 경계를 나누어 확인합니다.
08 · MEMORY
메모리 구조
데이터 배치, 연결 방식과 측정 조건을 구분합니다.
명판 계산과 제어 상태
온칩 전원망
- IR drop: 셀 전압과 정적·동적 분석
공급·귀환 경로와 시간별 전류를 나눠 전원 강하의 원인을 찾습니다.
CPU 내부의 공급·의존성·실행
CPU 수치의 조건과 분모
RISC-V 데이터패스와 검증
FPGA 모델과 생성 RTL의 검증
장치와 CPU를 함께 보는 I/O 진단
배선·GPU·계측의 검증
- LPDDR4 배선: 길이가 아니라 지연 예산을 맞추기
채널·바이트 레인·패키지 지연을 먼저 나눈 뒤 PCB 제약을 만든다. 다른 보드의 길이 숫자를 그대로 가져오는 것은 검증이 아니다.
- Mali 프로파일링: 카운터·시간·프레임을 분리해 읽기
카운터의 100%는 장치와 계산식에 종속될 수 있다. Streamline의 자원 관측과 RenderDoc의 프레임 구조를 연결하되 한쪽을 다른 쪽의 시간 증거로 바꾸지 않는다.
- ThunderScope: 스트리밍 계측의 사양과 호스트 한계
대역폭·표본율·분해능은 서로 다른 수치다. PC로 이어지는 계측 경로와 제조자 공표 사양을 나누어 읽고 실제 측정 검증과 혼동하지 않는다.