먼저 알아둘 용어
MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)은 게이트(gate) G와 소스(source) S 사이의 전압으로 드레인(drain) D에서 소스 S로 흐르는 전류를 제어하는 반도체 소자입니다. 여기서는 N채널 MOSFET을 스위치로 사용하는 경우를 다룹니다. V_GS는 G-S 전압, V_DS는 D-S 전압, I_D는 드레인 전류입니다.
게이트 드라이버(gate driver)는 게이트에 전하를 넣고 빼서 MOSFET을 켜고 끄는 회로입니다. 턴온(turn-on)은 켜짐, 턴오프(turn-off)는 꺼짐 동작입니다. 게이트 구동(gate drive) 경로에는 드라이버의 출력 저항, 외부 게이트 저항, MOSFET 내부 저항과 배선이 함께 들어갑니다.
밀러 플래토(Miller plateau)는 드레인 전압이 크게 변하는 동안 게이트 전압의 변화가 일시적으로 완만해지는 구간입니다. 이때 이동하는 G-D 전하 Q_GD와 실제 게이트 전류 I_G가 전환 시간에 영향을 줍니다. 플래토 전압은 MOSFET이 아주 작은 전류를 흘리기 시작하는 임계 전압과 다릅니다.
밀러 클램프(Miller clamp)는 꺼져 있어야 하는 게이트가 외부 전압 변화 때문에 들뜨지 않도록 낮은 임피던스 경로로 붙잡는 회로입니다. 여기서는 꺼짐 구동 전압이 소스 기준 0 V인 구성에서, 게이트와 소스 사이를 연결하는 능동 클램프를 설명합니다. 음의 꺼짐 전원을 쓰는 제품은 클램프의 연결 기준도 해당 구동 회로에 맞춰 확인해야 합니다.
임피던스(impedance)는 전압과 전류의 크기·위상 관계를 나타내며, 인덕턴스(inductance)는 전류가 변할 때 이를 방해하는 방향으로 전압이 생기는 성질입니다. 짧아 보이는 배선에도 인덕턴스가 있어 빠른 게이트 전류를 저항값만으로 설명할 수는 없습니다.
반브리지(half-bridge)는 위·아래 스위치 두 개로 중간 접점의 전압을 바꾸는 구성입니다. 데드타임(dead time)은 두 스위치가 동시에 켜지지 않도록 켜짐 명령 사이에 두는 꺼짐 시간입니다.
그림은 꺼진 MOSFET의 드레인 전압이 상승하는 순간을 설명합니다. C_GD는 외부에 추가하는 부품이 아니라 소자 내부의 기생 용량을 밖으로 꺼내 그린 것입니다. 클램프는 동작 중인 닫힌 스위치로 표시했으며, 정상 턴온 때는 이 경로가 열려 있어야 합니다.
게이트 전압은 임계 전압이 아니라 필요한 온저항 조건으로 정합니다
3.3 V 출력으로 구동하려면 그 전압 부근에서 필요한 전류와 온저항이 보장되는 MOSFET인지 확인합니다. 임계 전압(threshold voltage) V_GS(th)는 지정된 작은 시험 전류가 흐르기 시작하는 조건입니다. 이 값을 넘었다고 부하 전류를 낮은 손실로 흘릴 수 있다는 뜻은 아닙니다. 온저항(on-state resistance) R_DS(on)은 켜진 D-S 경로의 저항이며, 보장값의 게이트 전압·온도·시험 전류를 함께 읽습니다.
‘로직 레벨(logic level)’이라는 이름이나 10 V에서의 낮은 온저항만으로 3.3 V 구동을 판단하지 않습니다. 실제 출력 HIGH의 최저 전압과 소스 전위까지 포함한 V_GS로 검토합니다. 조건이 맞지 않으면 적합한 소자를 고르거나 필요한 전압과 전류를 공급하는 드라이버를 사용합니다. 절대 최대 게이트 전압을 정상 목표값으로 삼지는 않습니다.
정적인 켜짐과 전환 속도도 구분합니다. 이상적인 게이트는 충전 뒤 직류 전류를 계속 요구하지 않으므로, 직렬 저항이 크다는 이유만으로 최종 게이트 전압이 항상 낮아지는 것은 아닙니다. 실제 회로에서는 누설·풀다운 경로와 드라이버 상태도 확인합니다. 반면 충전 도중에는 저항이 전류를 제한하므로 전환 시간이 길어질 수 있습니다. 다음 절의 게이트 저항은 이 동적인 전하 이동을 조절하는 부품입니다.
직렬 게이트 저항과 풀다운 저항을 구분합니다
MOSFET의 기생 용량(parasitic capacitance)은 단자 쌍에 따라 C_GS, C_GD, C_DS로 나눕니다. 각각 G-S, G-D, D-S 사이에 존재하는 정전용량입니다. 별도 커패시터(capacitor)를 붙이지 않아도 소자의 구조 때문에 생기며, 특히 C_GD와 C_DS는 인가 전압에 따라 크게 달라질 수 있습니다. C_GD는 드레인의 전압 변화가 게이트에 영향을 주는 경로입니다.
부품 자료의 용량 표기는 이 단자 사이 용량을 조합한 값입니다. 일반적인 소신호 등가 모델에서 입력 용량 Ciss(input capacitance)=C_GS+C_GD, 출력 용량 Coss(output capacitance)=C_DS+C_GD, 역전달 용량 Crss(reverse-transfer capacitance)=C_GD입니다. 지정된 드레인 전압과 측정 주파수에서 얻은 값이므로, Ciss 하나에 구동 전압을 곱해 모든 스위칭 조건의 게이트 전하를 정확히 구할 수는 없습니다. 전환 시간은 해당 조건의 게이트 전하 곡선과 밀러 구간을 함께 확인합니다.
드라이버와 게이트 사이의 직렬 저항 R_G는 게이트 충·방전 전류와 링잉(ringing)을 조절합니다. 링잉은 전환 직후 전압이나 전류가 여러 번 진동하는 현상입니다. R_G를 크게 하면 전환이 느려져 스위칭 손실이 커질 수 있고, 작게 하면 전류와 진동이 커질 수 있습니다.
게이트 저항값만 정하지 말고 저항을 놓는 위치와 전류가 돌아오는 길도 확인합니다. 드라이버 출력에서 R_G를 거쳐 게이트 G로 가는 선과 소스 S에서 드라이버로 돌아오는 선이 하나의 전류 고리를 만듭니다. 이 고리가 길거나 넓어지면 배선의 기생 인덕턴스(parasitic inductance)와 MOSFET의 입력 용량이 빠른 전환 때 공진해, 구동 신호가 안정적으로 보여도 실제 G-S 전압에는 링잉이 생길 수 있습니다. 두 선을 짧고 가깝게 배치하고 R_G는 MOSFET의 G 핀 가까이에 놓아 저항과 게이트 사이의 배선을 줄입니다.
G-S 사이의 풀다운 저항(pull-down resistor) R_GS는 구동이 없을 때 게이트 전하가 빠져나갈 수 있는 기본 경로를 만듭니다. 드라이버 출력이 전기적으로 끊긴 것처럼 되는 고임피던스(high-impedance) 상태에서도 게이트가 떠 있는 것을 줄이는 역할입니다. 이 수동 저항과, 꺼짐 조건을 감지해 낮은 저항으로 연결하는 능동 밀러 클램프는 서로 다른 부품입니다.
최대 출력 전류보다 밀러 구간에서 실제로 흐르는 전류를 계산합니다
드라이버에 표시된 최대 순간 출력 전류를 그대로 계산에 넣으면 전환 속도를 실제보다 빠르게 예상할 수 있습니다. 밀러 구간에서 게이트 전압은 이미 올라가 있으므로, 게이트 저항에 걸리는 전압은 드라이버 전원 전압보다 작습니다. 일정 전류로 근사할 수 있다면 밀러 구간의 시간 t_M은 다음과 같습니다.
t_M ≈ Q_GD / I_G
Q_GD의 단위는 C(쿨롱), I_G의 단위는 A(암페어), t_M의 단위는 s(초)입니다. 이 식은 전체 턴온 시간이 아니라 밀러 구간의 시간을 추정합니다.
계산 예시로 드라이버 전압 12 V, 밀러 플래토 5 V, 드라이버·외부 저항·MOSFET 내부 저항의 합 7 Ω을 가정하겠습니다. 턴온 전류는 약 (12−5)/7=1 A입니다. 해당 운전 조건에서 Q_GD=20 nC이면 밀러 구간은 약 20 ns입니다. nC와 ns는 각각 10억 분의 1 C와 10억 분의 1초입니다. 저항 합이 14 Ω이면 약 0.5 A, 40 ns가 됩니다. 실제 측정 결과가 아닌 비교 모델이며 드라이버의 비선형성과 전압에 따른 용량 변화는 단순화했습니다.
실제로는 V_DS·I_D·구동 전압이 맞는 게이트 전하 자료를 고른 뒤, 전원과 부하 조건을 유지한 채 V_GS와 V_DS의 전환을 함께 확인합니다. 게이트 저항을 키운 뒤 드레인 링잉이 줄었더라도, 전압과 전류가 동시에 큰 구간이 길어지고 발열이 늘었는지 확인해야 합니다. 턴온과 턴오프 경로가 다른 드라이버는 각 경로의 저항과 출력 특성을 따로 계산합니다.
꺼진 게이트로 들어오는 전류가 소스로 빠져나갈 길을 만듭니다
게이트와 소스 전압이 거의 일정한 상태에서 드레인 전압이 빠르게 상승하면 C_GD를 통해 게이트 쪽으로 전류가 들어옵니다. C_GD를 해당 구간의 유효 용량으로 근사하면 전류의 크기는 i ≈ C_GD·dV_DS/dt로 추정할 수 있습니다. dV_DS/dt는 드레인-소스 전압의 시간당 변화량입니다. C_GD는 일정한 값이 아니므로 이 계산으로 실제 파형 확인을 대신할 수는 없습니다.
유입된 전류가 게이트 저항과 드라이버의 꺼짐 출력 경로를 거쳐 빠져나가려면 그 경로에 전압이 생깁니다. 이때 V_GS가 상승해 MOSFET이 의도치 않게 켜질 수 있습니다. 반브리지에서는 반대편 소자가 켜지는 순간과 꺼져 있어야 하는 소자의 V_GS 상승이 겹치는지 확인합니다.
능동 밀러 클램프는 외부 직렬 게이트 저항 뒤쪽의 G에서 S로 이어지는 별도 경로를 만듭니다. 클램프가 동작하면 유입 전류가 R_G를 거치지 않고 소스 쪽으로 빠질 수 있습니다. 경로가 짧고 임피던스가 낮아야 하므로 클램프를 게이트와 소스 가까이에 배치합니다. 단순히 클램프라는 핀이 있다는 이유만으로 효과가 보장되지는 않습니다.
클램프의 활성화 임계값과 지연, 흘려보낼 수 있는 전류, 구동 전원이 없을 때의 상태를 확인합니다. 정상 턴온 중에도 클램프가 닫히면 드라이버가 넣는 전류가 클램프로 빠질 수 있으므로 제어 조건도 중요합니다. 음의 바이어스(negative bias), 즉 소스보다 낮은 꺼짐 게이트 전압을 쓴다면 MOSFET의 음의 V_GS 정격과 드라이버·클램프의 허용 연결을 함께 확인합니다.
게이트 저항을 바꿀 때와 클램프를 바꿀 때의 확인 항목
| 확인할 상황 | 함께 기록할 값 | 변경 전후에 비교할 내용 |
|---|---|---|
| 정상 턴온·턴오프 | V_GS 플래토, V_DS 전환, 부하 전류 | 저항 변경에 따른 전환 시간·과전압·발열 |
| 반대편 소자의 빠른 턴온 | 꺼진 소자의 실제 G-S 전압 | 클램프 유무·위치에 따른 순간적인 게이트 전압 상승 |
| 구동 전원 시작·상실 | 게이트 전압과 드라이버 출력 상태 | 정상 운전 때의 클램프가 이 구간에도 동작하는지 |
처음에는 전류를 제한한 검증 구성에서 시작합니다. V_GS는 MOSFET의 실제 G와 S 두 점을 기준으로 측정해야 합니다. 게이트를 멀리 떨어진 접지(GND, ground)를 기준으로 측정하면 소스 전압의 흔들림까지 섞여 보일 수 있습니다. 데드타임을 늘렸더라도 C_GD를 통한 전류 유입 자체가 없어지는 것은 아니므로, 최종 판단은 꺼진 소자의 V_GS와 전환 시점으로 합니다.
병렬 하프브리지는 전력 루프와 소자별 게이트 귀환을 따로 그립니다
MOSFET을 병렬로 늘려도 허용 전류가 부품 수만큼 자동으로 늘지는 않습니다. 정적 온저항·온도 차이뿐 아니라 전환 중의 전류·손실 분담을 확인해야 합니다. TI SLPA020은 소자별 게이트 저항, 열 결합, 드레인–소스 및 게이트–소스 경로의 대칭성과 드라이버의 총 게이트 전하·발열을 함께 검토합니다. 한 소자의 게이트 전하만으로 병렬 뱅크 전체의 구동 능력을 계산하지 않습니다.
스위칭 상태마다 바이패스 커패시터·전원 VM에서 스위치·부하·실제 귀환 소자를 거치는 폐회로를 그리고 구리층·비아에 겹쳐 봅니다. 같은 하프브리지의 상·하단을 동시에 켜라는 뜻이 아닙니다. TI SLVA959B의 전력단 배치처럼 고전류 루프와 층 변경을 함께 확인하고, 패드 목·비아 도금·내층 접속의 병목을 찾습니다. 여러 층의 전류가 균등하게 분담된다고 가정하지 않습니다.
게이트 구동은 별도 폐회로입니다. TI의 구동·귀환 배선 설명처럼 드라이버에서 게이트로 가는 길과 소스 기준으로 돌아오는 길을 짝지어 루프를 줄입니다. 넓은 VM 구리가 필요하다는 이유로 게이트·제어 신호의 접지 기준면을 무조건 전원면으로 바꾸지 않습니다. 상단끼리·하단끼리 각 분기의 전력·게이트 경로와 개별 저항을 비교하고, 같은 부하에서 분기 전류 또는 전압강하·온도·실제 G-S 파형·스위칭 노드 링잉을 확인합니다. 프로브 연결이 만드는 루프와 정격도 기록합니다.
구리 두께·폭만으로 100 A 정격을 정하거나 내층 전류를 일률적으로 50% 감액하지 않습니다. 연속·펄스 전류, 완성 단면, 허용 전압 강하·온도 상승과 냉각 조건을 먼저 정하고 계산과 시제품 시험을 연결합니다. 이 절은 제조사 자료와 대조한 독립 검토이며, 원저자의 PCB 사진·미확인 직접 링크나 실제 측정·시뮬레이션 결과를 재게시하지 않습니다.
English summary. Compare static and dynamic sharing in each parallel MOSFET bank. Map power and gate-return loops independently, verify total gate-drive demand, and test branch temperature and waveforms rather than multiplying a device current rating.
IRF540과 IRLZ44N은 온저항을 보장하는 시험 조건이 다릅니다
품번과 자료 개정까지 고정하면 “로직 레벨”이라는 이름보다 구체적인 선택 기준을 얻을 수 있습니다. 다음은 Vishay IRF540, 문서 91021 Rev. C(2021-08-02)와 International Rectifier IRLZ44NPbF, PD-94831(2003-11-11)의 전기적 특성 표를 비교한 예입니다. IRF540N·IRLZ44·IRLIZ44의 사양으로 바꿔 읽지 않습니다.
| 자료의 부품 | V_GS | 시험 I_D | 최대 R_DS(on) |
|---|---|---|---|
| IRF540 | 10 V | 17 A | 0.077 Ω |
| IRLZ44NPbF | 10 V | 25 A | 0.022 Ω |
| IRLZ44NPbF | 5 V | 25 A | 0.025 Ω |
| IRLZ44NPbF | 4 V | 21 A | 0.035 Ω |
위 표는 접합 온도 25°C, 관련 각주의 펄스 폭 300 µs 이하·듀티 2% 이하 조건입니다. 시험 전류 자체가 서로 다르고, 표의 전류를 실제 기판의 연속 허용 전류로 사용할 수 없습니다. 4 V 조건이 있다는 사실도 3.3 V 게이트에서 같은 온저항을 보장하지 않습니다. 현재 구입하는 부품의 자료 개정과 실제 V_GS·접합 온도에서 다시 검토합니다. 임계 전압 V_GS(th)는 이 온저항 표를 대신하지 않습니다.
드라이버를 추가할 때는 입력·전원·귀환·출력을 나눠 확인합니다
TI UCC27511 Rev. F의 9.3.1절과 12절을 예로 들면, IN+와 IN−의 유효 조합 및 입력 임계값, VDD의 동작 범위와 저전압 잠금(UVLO), GND에서 MOSFET 소스로 돌아가는 경로, OUTH/OUTL의 충전·방전 경로를 각각 확인합니다. 이 부품은 UVLO를 벗어나고 IN+가 HIGH·IN−가 LOW일 때 출력 HIGH가 됩니다. 사용하지 않는 입력도 정해진 상태로 바이어스해야 합니다.
VDD-GND 바이패스는 드라이버 가까이에 두고, 게이트 충전과 방전의 짧은 전류 루프를 각각 그립니다. MCU 신호가 HIGH라는 기록만 남기지 말고 드라이버 입력, 드라이버 전원, 실제 G-S 전압을 같은 전환 시점에서 대조합니다. 자료의 피크 구동 전류는 MCU 핀의 연속 전류나 모든 부하에서의 일정 전류가 아닙니다. 이 부품 예를 모든 MOSFET에 같은 전압과 저항을 쓰라는 처방으로 적용하지 않습니다.
English summary. Compare part-specific maximum on-resistance at the stated gate voltage, test current, temperature and pulse condition. A logic-level label does not guarantee 3.3 V operation. Check the driver input truth table, bias supply, UVLO, local bypass and actual gate-source return separately.