전자회로 실무 / PCB 설계·전원 비아 배열

전류를 층 사이로 옮기는 비아 배열(via array)은 개수보다 구리 통로를 먼저 확인합니다

전원 패드에서 다른 층의 넓은 동박으로 전류를 보내려고 비아를 여러 개 놓았는데, 시험 기판에서는 패드 주변이나 특정 비아만 뜨거워질 수 있습니다. 비아 수를 늘렸어도 패드에서 첫 비아까지의 구리가 좁거나, 비아가 닿는 내층의 구리 통로가 막혀 있으면 전류가 예상대로 나뉘지 않습니다. 이 글에서는 패드부터 다른 층까지 이어지는 실제 경로를 따라가고, 비아를 추가하면서 다른 층의 귀환 경로를 끊지 않았는지 확인하는 방법을 설명합니다.

먼저 알아둘 용어

비아(via)는 기판의 구리층을 연결하는 도금 구멍입니다. 구멍 벽의 금속 부분을 도금 홀 벽(plated barrel), 구멍 둘레에서 해당 층의 구리와 만나는 부분을 랜드(land)라고 합니다. 전기적으로 이어져야 할 패드와 배선의 묶음은 넷(net)이라고 합니다. 같은 구멍이 어떤 층에서는 전원 구리와 연결되고 다른 넷의 층에서는 지나가기만 할 수 있습니다. 연결하지 않는 구리층에서 구멍 주위를 비워 절연한 영역이 안티패드(antipad)입니다.

귀환 경로(return path)는 부하(load, 전원을 소비하는 회로)를 지난 전류가 전원으로 돌아오는 길입니다. 전원 비아를 촘촘히 넣어도, 별도 접지층에 생긴 안티패드들이 이어져 귀환 구리를 좁게 만들면 전체 전류 경로에는 새 병목이 생길 수 있습니다.

전원 비아가 연결된 층과 연결되지 않는 귀환층의 안티패드를 구분한 개념도입니다. 오른쪽에서는 비아 수가 늘었지만 귀환층의 구리 통로가 좁아졌습니다.
전원 비아가 연결된 층과 연결되지 않는 귀환층의 안티패드를 구분한 개념도입니다. 오른쪽에서는 비아 수가 늘었지만 귀환층의 구리 통로가 좁아졌습니다. · 클릭하면 확대됩니다.

패드에서 부하까지 전류가 지나가는 단면을 그립니다

첫 비아가 충분한지를 묻기 전에 패드 → 윗면 연결 동박 → 비아 랜드 → 도금 홀 벽 → 아래층 랜드 → 아래층 동박 → 부하를 한 줄로 표시합니다. 전류가 전원으로 돌아오는 경로도 별도로 표시합니다. 설계 화면에서 각 층을 차례로 켜고 비아가 실제로 연결된 넷을 확인하세요. 비아가 층을 관통한다고 해서 그 층의 구리와 연결된 것은 아닙니다.

패드에서 비아로 가는 짧은 부분이 가늘거나, 비아 아래쪽의 구리가 목처럼 잘록하면 그 부분이 먼저 전압 강하와 발열을 만들 수 있습니다. 써멀 릴리프(thermal relief)는 넓은 구리면에 패드를 가는 구리 가지로 잇는 형상입니다. 납땜에는 도움이 될 수 있지만 큰 전류 경로에서는 그 가지의 폭과 온도 상승도 검토해야 합니다.

비아 개수를 계산하기 전에 조건을 고정합니다

필요한 정상 전류와 짧은 펄스 전류, 사용 환경의 최고 온도, 허용할 구리 온도 상승을 적습니다. 이어서 제작될 기판의 완성 홀 지름, 기판 두께와 홀 길이, 완성된 홀 벽의 최소 도금 두께, 랜드와 연결 동박의 형상, 제조 공정을 확인합니다. 출발 동박의 1 oz(면적당 구리 무게) 표기만으로 완성 홀 벽의 두께가 정해지지는 않습니다.

전체 전류를 비아 수로 나눈 값은 각 비아에 같은 전류가 흐른다는 가정일 뿐입니다. 패드에서 가까운 비아와 먼 비아, 각각의 랜드·홀 벽·아래층 연결 저항이 다르면 전류 분담도 달라집니다. 특정 자료의 비아 하나당 허용 전류나 권장 간격을 재료와 온도 상승 조건 없이 다른 기판의 합격 기준으로 옮기지 마세요. 후보 배열을 만든 다음에는 가장 불리한 제조 치수와 실제 부하 조건에서 각 부분의 여유를 검토해야 합니다.

부하 전류가 빠르게 바뀐다면 직류 저항으로 계산한 전압 강하만으로는 부족합니다. 인덕턴스(inductance)는 전류가 빠르게 변할 때 경로가 그 변화를 방해하는 성질입니다. 전원 패드에서 부하의 전원 핀으로 들어간 전류가 부하의 접지 핀과 가까운 접지 비아를 거쳐 공급원으로 돌아오는 고리를 함께 그려 보십시오. 같은 전원 넷을 잇는 비아를 실제 병렬 경로가 되도록 배치하면 층간 연결의 인덕턴스를 줄일 수 있지만, 전원 비아 수만 늘리고 접지 귀환을 멀리 돌리면 고리 전체가 개선됐다고 할 수 없습니다. 다음 절의 안티패드가 귀환층을 길게 갈라놓는지도 같이 확인합니다.

비아가 지나가기만 하는 층의 구리도 살핍니다

전원 비아가 접지층을 지나면서 접지와 연결되지 않는다면, 그 층에는 비아마다 안티패드가 생깁니다. 여러 개를 일렬로 빽빽하게 놓으면 안티패드 사이의 구리가 가늘어지거나 서로 만나 긴 틈이 될 수 있습니다. 설계 화면에서 접지층의 실제 구리 채움 결과를 띄우고, 부하 전류와 신호 전류가 돌아갈 공간이 충분히 남는지 확인하세요. 다른 전원층을 지나가는 경우에도 그 층의 절연 개구가 연결 통로를 자르지 않는지 같은 방식으로 봅니다.

원형 안티패드가 한 줄로 놓인 단순한 평면도라면, 비아 중심 간격을 p, 그 층의 안티패드 지름을 D라고 표시해 보세요. p가 D보다 작거나 같으면 두 개구가 닿거나 겹칩니다. p − D가 양수여도 그 값은 두 개구 사이에 남는 명목상 직선 폭일 뿐입니다. 실제 남는 구리와 제조 가능한 최소 폭은 구리 채움 결과, 가공 오차, 전류가 들어오고 나가는 위치까지 확인해야 알 수 있습니다. 같은 비아라도 연결된 전원층에는 해당 접지층의 안티패드가 없으므로, 층마다 넷과 개구 형상을 따로 보세요.

비아를 패드 안에 배치한다면 전류 용량과 별도로 솔더가 열린 홀로 빠질 위험이 있습니다. 패드의 용도와 조립 방식에 따라 충전·구리 캡·평탄도 요구를 정하고, 패드 개구와 스텐실 인쇄 형상까지 조립 측과 맞춥니다. 방열용 비아와 고전류층 전환용 비아는 목적이 겹칠 수 있어도 같은 숫자로 적합성을 판정할 수는 없습니다.

제조 파일과 실물에서 두 번 확인합니다

  1. 후보별로 패드에서 양쪽 구리층까지의 전류 경로와 좁은 접속부를 표시합니다. 연결하지 않는 층의 안티패드, 구리 채움 뒤 남는 목, 인접 비아와 패드의 제조 간격도 확인합니다.
  2. Gerber 구리층, 드릴 자료, 적층도에서 비아의 완성 크기·시작층/끝층·연결 넷을 대조합니다. 설계 화면의 자동 채움만 보고 내보낸 제조 파일까지 같다고 가정하지 않습니다.
  3. 제작 조건에서 홀 벽 도금과 완성 치수의 허용 범위를 확인합니다. 필요한 경우 단면 검사 자료로 홀 벽과 랜드의 실제 상태를 봅니다.
  4. 시제품에 예상 최대 부하를 걸고 패드와 다른 층의 접근 가능한 지점 사이 전압 강하, 발열 위치를 확인합니다. 온도는 충분히 안정될 때까지 기록하고, 짧은 펄스 부하라면 그때의 전압 강하도 별도 측정합니다. 적외선 카메라를 쓰면 표면 색과 방사율에 따라 읽은 온도가 달라질 수 있으므로 측정 방법을 기록합니다.

전원망(PDN, Power Distribution Network)을 설계 초기에 모형으로 검토한다면 예상 부하 전류의 변화량과 속도, 허용할 부하 핀 전압 범위, 적층과 전원·접지 비아 위치, 디커플링 커패시터의 연결 경로를 먼저 정합니다. 이 조건에서 필요한 주파수 범위의 전원망 임피던스와 부하 핀 전압 변화를 예측한 뒤, 제작한 기판에서 같은 부하 변화를 걸어 전원 핀과 접지 귀환 사이의 파형을 비교하십시오. 모델의 경로와 측정 접속이 다르면 계산과 파형의 차이를 비아 개수 효과로만 돌릴 수 없습니다. 어떤 시뮬레이션 결과나 인덕턴스 감소량도 부품·적층·부하가 없는 설명용 카드에서 가져오지 않습니다.

비아를 더 넣은 뒤 온도가 낮아지지 않거나 오히려 다른 위치가 뜨거워졌다면, 비아 수 자체를 합격/불합격으로 판정하지 마세요. 패드에서 비아까지의 구리 목, 홀 벽 도금, 아래층 접속, 안티패드로 잘린 구리, 부하의 실제 전류를 다시 따라가야 원인을 좁힐 수 있습니다.