먼저 알아둘 용어
크로스토크(crosstalk)·네트(net) — 크로스토크는 한 신호의 변화가 다른 신호에 결합해 영향을 주는 현상입니다. 네트는 전기적으로 연결된 점의 묶음이며 서로 다른 네트도 전기장·자기장으로 결합할 수 있습니다.
ADC(Analog-to-Digital Converter)·LSB(Least Significant Bit) — ADC는 전압 등을 디지털(digital) 값으로 변환합니다. LSB는 출력 코드의 최소 한 단계로, 이상적인 전압 간격은 전체 입력 범위를 코드 수로 나눈 값입니다.
3W·기준면 — 3W는 선폭 W의 배수를 배선 간격의 출발점으로 삼는 경험 규칙입니다. 중심 간 거리인지 가장자리 간격인지 정의가 필요합니다. 기준면까지의 거리도 결합을 바꾸므로 이 규칙만으로 성능을 보장하지 않습니다.
작동 원리
가까운 도체는 전기장과 자기장으로 결합합니다. 클록의 빠른 전압·전류 변화가 옆의 민감한 노드(node)에 과도 응답을 만들 수 있으며 반복 주파수가 낮아도 에지(edge)가 빠르면 문제가 됩니다. 간격, 기준면까지의 높이, 평행 구간, 수신 임피던스(impedance)가 결과를 바꾸므로 선폭 배수 하나로 모든 회로를 보장하지 않습니다.
검토할 방해 신호를 주기적인 클록에 한정하지 않습니다. 드물게 한 번 바뀌는 일반 목적 입출력(GPIO, general-purpose input/output) 신호도 전환 순간의 상승·하강 시간이 짧다면 같은 검토 대상입니다. TI의 상승·하강 시간과 고주파 성분 설명을 드문 전환에도 적용하는 것입니다. 전환 횟수가 적다는 이유로 제외하지 말고, 실제 출발·도착 핀과 그 사이의 기준면·귀환 경로를 표시합니다. GPIO 전환과 기능 이상이 같은 시점에 보인다면 아래의 수신 핀 파형 검사와 함께 확인하되, 시점이 겹쳤다는 사실만으로 EMI가 원인이라고 단정하지 않습니다.
수신 핀에서는 잡음이 정상 전압 범위를 넘어서는 오버슈트(overshoot), 입력 임계값을 잘못 넘어 생기는 거짓 트리거(false trigger), 판정 시점이 움직여 줄어드는 타이밍 여유를 나누어 확인합니다. 이런 현상은 결합의 크기와 수신 조건에 따라 나타날 수 있는 결과이지, 인접 배선이 있다는 이유만으로 이미 발생한 고장은 아닙니다. 실제 수신 위치의 파형과 오류 시점을 함께 기록해야 합니다.
잡음을 보는 위치도 구분합니다
두 배선 사이의 상호 정전용량(mutual capacitance)은 한쪽 전압의 변화가 다른 쪽에 전류를 유입시키는 경로가 됩니다. 상호 인덕턴스(mutual inductance)는 한쪽의 전류 변화가 다른 쪽에 전압을 유도하는 성질입니다. 실제 누화에는 두 영향과 각 배선의 종단 조건이 함께 작용합니다.
방해 신호를 왼쪽에서 오른쪽으로 보낸다고 하겠습니다. 옆의 영향을 받는 배선에서 왼쪽, 즉 방해 신호의 송신단 쪽에서 관찰하는 것이 근단 누화(NEXT, Near-End Crosstalk)이고 오른쪽에서 관찰하는 것이 원단 누화(FEXT, Far-End Crosstalk)입니다. 같은 두 배선이라도 양 끝의 잡음 크기와 모양이 같지 않을 수 있습니다. 한쪽 끝에서 잡음이 작다는 이유로 다른 쪽 수신 핀도 괜찮다고 결론 내리지 않습니다.
같은 폭 W의 두 배선에서 중심 간 거리가 3W이면 가장자리 사이의 빈 간격은 2W입니다. W=0.20 mm라면 중심 간 0.60 mm, 빈 간격 0.40 mm가 됩니다. 5W처럼 더 넓은 배치를 검토할 때도 어느 거리를 뜻하는지 먼저 정합니다. 배선 간격을 정했다고 누화가 일정 비율로 감소하는 것은 아닙니다. 실제 적층·기준면 거리·평행 길이·에지 속도와 수신 조건에서 개선량을 확인합니다.
3W는 모든 보드에 적용되는 절대 최소 간격은 아닙니다. 다만 부품·인터페이스 설계 지침과 제조사의 최소 간격은 먼저 만족해야 합니다. 그 범위 안에서 실제 적층·기준면 거리·평행 길이·에지 속도와 수신기의 잡음·타이밍 여유를 해석하거나 측정해 요구 성능을 확인했다면 3W보다 좁은 배치도 선택할 수 있습니다. LearnEMC의 배선 간격 설명도 선폭만이 아니라 기준면까지의 높이와 결합 조건을 구분합니다. 특정 축소 폭이나 허용치를 다른 보드에 그대로 적용하지 않습니다.
스트립라인의 원단 누화 상쇄에는 조건이 있습니다
연속된 기준면 사이를 균일한 유전체가 채우는 이상적인 스트립라인에서는 원단으로 진행하는 용량성·유도성 결합 성분이 서로 반대 방향으로 작용해 상쇄될 수 있습니다. 이는 저손실 선로와 적절한 종단을 둔 이상화된 설명이며, 근단 누화까지 없어지거나 모든 내부 배선이 무잡음이라는 뜻은 아닙니다. TI SCAA082A(2017), 1.3·1.4절의 균일 매질과 마이크로스트립 구분을 원단 관찰 조건과 함께 읽습니다.
마이크로스트립은 전기장이 공기와 기판 유전체에 걸치므로 같은 상쇄 관계를 그대로 적용할 수 없습니다. 실제 내부 배선도 위아래 코어·프리프레그의 유전 특성, 층간 간격, 도체 손실과 비아·커넥터 전환이 이상화 조건과 다를 수 있습니다. 따라서 내부층으로 옮겼다는 이유만으로 FEXT가 0이라고 판정하지 않습니다.
적층을 비교할 때는 원단·근단 포트, 종단 임피던스, 평행 길이, 에지와 관찰 대역을 맞춥니다. 원단 성분이 줄었더라도 반사·근단 잡음과 수신 여유를 별도로 확인합니다. 여기서는 원리를 설명하며 특정 기판의 상쇄량을 측정하거나 해석한 결과를 제시하지 않습니다.
적용 순서
- 잡음을 만드는 후보와 영향을 받는 신호를 한 쌍으로 표시합니다. 클록·스위칭 노드(switching node) 옆을 지나는 ADC 입력·크리스털(crystal)·리셋(reset) 등의 구간을 실제 PCB(Printed Circuit Board)에서 추적합니다. 네트 이름이 다르다는 이유로 독립된 회로로 취급하지 않습니다.
- 같은 층에서 길게 나란히 이어지는 구간을 줄이고 거리를 벌립니다. 안정적인 기준면을 유지하면서 배치를 먼저 정리합니다. 좁은 곳을 통과하려고 기준면 슬롯 위로 신호를 우회시키면 다른 문제를 만듭니다.
- 3W 같은 출발 규칙을 쓸 때 W와 간격의 정의를 도면에 적습니다. 중심 간 거리인지 가장자리 사이 거리인지 구분하고, 해당 인터페이스(interface) 설계 지침의 정의를 따릅니다. 가장자리 간격 s, 선폭 W, 기준면 높이 h, 평행 길이 L을 함께 기록합니다.
- 가능하면 방해 신호의 스위칭(switching)을 켜고 끄거나 주파수·구동 조건을 바꾸며 영향을 받는 신호에서 방해 신호와 같은 시점에 반복되는 잡음을 비교합니다. 정상 기능을 유지할 수 있는 시험에서만 시행합니다. 배선 수정 전후에 같은 프로브(probe)·접지·대역폭·동작 조건을 사용합니다.
해석 모델을 준비한 뒤 누화와 반사를 나누어 비교합니다
배선 간격을 바꿀 후보를 비교할 때는 신호 무결성(SI, signal integrity) 해석을 사용할 수 있습니다. Altium Designer의 SI Analyzer by Altium 기능을 사용할 수 있다면 Tools → Signal Integrity로 시작합니다. 회로도와 PCB를 같은 프로젝트에 연결하고, 구동·수신 핀의 모델과 실제 적층 두께를 먼저 확인합니다. 이 해석기의 누화 계산에는 배선 형상이 필요하므로 회로도만의 결과를 배선 후 누화 결과로 읽지 않습니다.
Analyze Design은 넷을 우선 선별하는 검사입니다. Not Analyzed는 통과가 아니므로 Analysis Errors에서 분석할 수 없었던 이유를 확인합니다. 상세 누화 파형은 방해를 주는 넷과 영향을 받는 넷을 함께 선택하고 역할을 정한 뒤 Crosstalks로 계산합니다. 반사는 Reflections로 따로 살펴봅니다. 처음 표시된 표만 보고 두 파형을 모두 확인했다고 판단하지 않습니다. 공식 실행 절차처럼 설계 문서를 고친 뒤에는 선별 검사와 필요한 상세 파형을 다시 계산합니다. 수정 전후 조건과 기록은 해석 질문·모델·수정 비교 절차를 함께 따릅니다.
이 해석기의 준비 조건은 연속된 평면을 가정하며 분할 평면을 지원하지 않습니다. 실제 기준면의 틈을 건너는 경로를 이 결과만으로 검증할 수는 없습니다. 최종 구리 형상에서 귀환의 연속성을 따로 확인하고, 분할 구조까지 계산해야 한다면 그 형상을 표현할 수 있는 도구와 모델을 선택합니다. SI 해석의 통과 표시는 실제 수신 파형·기능 확인이나 완성 장치의 EMC 시험을 대신하지 않습니다.
바로 이웃한 배선층에서는 위아래로 겹치는 길이도 줄입니다
같은 층에서 두 선을 벌렸더라도 바로 위아래 신호층에서 긴 구간이 겹치면 서로 결합할 수 있습니다. 두 신호층 사이에 연속된 기준면이 없다면 한 층은 주로 가로, 다른 층은 주로 세로로 배선하는 직교 배선(orthogonal routing)을 검토합니다. 두 선이 넓게 포개지는 구간을 짧은 교차 구간으로 줄이는 방법입니다. 서로 다른 층이므로 그림에서 교차해 보여도 전기적으로 연결되지는 않습니다.
직교 배선이 귀환 전류의 통로를 만들어 주지는 않습니다. 각 신호가 사용할 가까운 기준면과 층간 간격을 적층표에서 먼저 확인합니다. 두 신호층 사이에 연속된 접지면이 있는 구조는 직접 이웃한 신호층과 결합 조건이 다릅니다. 이때까지 무조건 방향을 직각으로 바꾸느라 길게 우회할 필요는 없습니다. 기준면의 틈과 비아 주변 개구도 함께 봅니다.
가드 배선을 넣기 전에는 접지 연결을 마련합니다
접지 가드 배선(grounded guard trace)은 두 신호 사이 등에 놓아 잡음 결합을 줄이려는 접지 도체입니다. 한쪽 끝만 긴 가는 선으로 접지하거나 중간이 끊긴 구리를 끼워 넣는 방식은 고주파에서 충분한 접지 연결이 되지 않을 수 있습니다. 공간이 허용한다면 필요한 위치의 스티칭 비아(stitching via)로 가까운 동일 접지면에 연결하는 구조를 검토합니다. 스티칭 비아는 같은 접지 도체를 여러 층에 걸쳐 잇는 구멍입니다.
비아 개수나 간격을 다른 보드에서 그대로 복사하지 않습니다. 실제 주파수와 적층, 가드 길이에 맞게 정하고 최종 구리 채움에서 연결을 다시 확인합니다. 가드를 넣으려고 두 신호를 더 좁게 몰거나 아래 기준면에 틈을 만들면 개선 의도와 다른 결과가 생길 수 있습니다. 가드가 신호선의 임피던스도 바꾸므로 배선 간격과 기준면을 먼저 정리한 후, 추가 전후의 수신 파형과 누화를 같은 조건에서 비교합니다.
차동쌍 안의 간격과 다른 신호까지의 간격을 따로 설정합니다
차동쌍(differential pair)은 두 선 사이의 전압 차로 하나의 신호를 전달하는 배선입니다. 이 두 선 사이의 간격은 임피던스와 결합 조건을 정하는 치수이고, 다른 쌍이나 클록까지의 간격은 원치 않는 결합을 줄이기 위한 치수입니다. 두 값을 구분하지 않고 모든 선을 같은 간격으로 벌리면 차동쌍의 설계 조건까지 달라집니다.
기판 설계 도구의 차동쌍 배선(differential-pair routing) 기능을 쓰기 전에 회로도에서 실제 한 쌍인 두 넷을 지정합니다. 이어 선폭과 쌍 내부 간격을 정하고, 다른 신호까지 확보할 간격도 별도의 규칙으로 설정합니다. 가까운 두 선을 이 기능으로 그렸다는 이유만으로 원래 독립된 신호가 차동 신호로 바뀌지는 않습니다.
KiCad 9에서는 배선 도구가 사용할 목표 차동 간격과 설계 규칙 검사(Design Rule Check, DRC)가 허용할 최솟값·최댓값도 구분해야 합니다. 목표 간격만 입력했다고 범위를 벗어난 모든 구간이 오류로 잡히는 것은 아닙니다. 필요한 간격 범위를 사용자 규칙의 diff_pair_gap 조건으로 정하고, 일반 간격 규칙과 함께 검사합니다. 이 차동 간격 검사는 두 선이 평행하게 결합된 구간에 적용되므로 패드 앞에서 벌어지는 구간까지 수동으로 확인합니다.
배선 후에는 커넥터 진입부, 부품 패드 주변과 다른 층으로 이동하는 곳을 확대합니다. 설정한 간격을 유지했는지, 다른 신호와 길게 나란히 달리는 구간이 남았는지 확인합니다. 규칙 검사를 통과했다는 것은 입력한 조건을 만족했다는 뜻일 뿐이며, 실제 누화가 허용 범위인지는 측정이나 신호 해석으로 확인합니다.
누화 측정값을 읽기 전에 포트 번호를 확인합니다
배선을 바꾼 뒤 어느 주파수에서 결합이 줄었는지 비교하려면 S-파라미터(scattering parameters, 산란 파라미터)를 사용할 수 있습니다. 정해진 측정 단자에 들어간 신호가 각 단자로 얼마나 반사·전달되는지를 크기와 위상으로 나타낸 값입니다. 이 측정 단자를 포트(port)라고 합니다. S_ij에서 뒤의 j는 신호를 넣는 포트, 앞의 i는 나오는 신호를 관찰하는 포트입니다. 다른 포트는 정해진 기준 임피던스에 정합된 조건으로 정의합니다. 정합(matching)은 그 기준에 맞춰 끝에서 돌아오는 반사를 억제하는 연결 조건입니다.
그림처럼 방해 신호 선로를 1→2, 영향을 받는 옆 선로를 3→4로 정하면 S_31은 근단 누화, S_41은 원단 누화입니다. S_11은 입력 쪽 반사, S_21은 원래 선로를 따라 전달되는 응답입니다. 포트 번호를 다르게 매긴 파일에서는 같은 이름을 그대로 적용할 수 없습니다. 먼저 측정 연결도와 파일의 포트 순서를 대조하고, 두 독립 선로인지 한 차동쌍인지도 확인합니다.
벡터 네트워크 분석기(VNA, Vector Network Analyzer)는 주파수를 바꾸며 이런 크기와 위상 관계를 측정하는 장비입니다. 수정 전후 비교에서는 포트 연결, 기준 임피던스, 주파수 범위와 케이블·접속 지그의 영향을 처리한 조건을 같게 둡니다. 지그(fixture)는 기판을 계측기에 연결하기 위한 접속 구조입니다. 지그까지 포함한 값을 기판만의 값으로 잘못 해석하지 않도록 측정 기준이 되는 위치도 기록합니다.
누화 크기를 dB로 표시하면 20 log₁₀|S_ij|입니다. dB(decibel)는 비를 로그로 나타낸 단위이고, |S_ij|는 해당 파의 진폭비입니다. 설명용으로 −40 dB는 진폭비 0.01, −60 dB는 0.001입니다. 같은 정의와 주파수에서 더 음수인 값은 결합이 더 작다는 뜻입니다. 이 수치를 실제 디지털 신호의 잡음 전압으로 바로 환산하거나, 한 주파수의 낮은 값만으로 전체 대역이 양호하다고 판단하지 않습니다.
아이가 좁아진 원인이 누화인지 따로 확인합니다
아이 다이어그램(eye diagram)은 여러 데이터 구간의 파형을 비트 타이밍에 맞춰 겹친 그림입니다. 가운데 열린 부분에서 수신 판정에 남은 전압·시간 여유를 살펴봅니다. 지터(jitter)는 신호가 바뀌는 시점의 흔들림입니다. 전압 잡음이 에지의 판정 시점을 움직이기도 하므로 가로·세로 변화를 완전히 별개의 원인으로 나눌 수는 없습니다.
아이가 좁아졌다고 해서 곧바로 누화로 확정하지 않습니다. 배선 손실, 반사, 전원 잡음과 앞 비트가 다음 비트에 남기는 영향도 원인이 될 수 있습니다. 방해 신호를 바꿔도 정상 기능을 유지할 수 있는 시험이라면, 그 신호가 멈춘 상태와 동작하는 상태를 비교합니다. 영향을 받는 신호의 데이터 속도·패턴, 수신 위치, 프로브, 기준 타이밍과 등화 설정은 유지합니다. 등화(equalization)는 전달 경로의 주파수별 손실을 보상하려고 수신 신호의 응답을 조절하는 기능입니다.
방해 신호가 동작할 때 여유가 줄고 배선 간격·평행 길이를 수정한 뒤 회복되는지 확인합니다. 다만 두 회로가 전원을 공유하면 전원 잡음도 함께 바뀔 수 있으므로 그 조건도 봅니다. 아이가 보기 좋게 열렸다고 해서 목표 오류율을 만족한다고 판정할 수는 없습니다. 실제 데이터 오류와 수신 조건까지 확인해 수정 효과를 판단합니다.
참고: Keysight의 S-파라미터 포트 표기, 아이 다이어그램 해석.
계산과 판단 예시
설명용으로 3.3 V 범위의 12비트 ADC는 코드 수가 4096개이므로 이상적인 1 LSB가 약 0.806 mV입니다. 50 mV의 잡음이 샘플 순간에 그대로 들어온다고 가정하면 약 62 LSB에 해당합니다. 이 계산은 특정 배선에서 50 mV가 발생한다는 예측이 아닙니다. 잡음의 크기와 샘플 시점이 모두 중요하다는 점을 보여 주는 환산입니다.
적용 조건과 한계
차동(differential)쌍 내부의 필요한 결합과 서로 다른 네트 사이의 원치 않는 결합도 구분합니다. 에지를 늦추는 수정은 수신기의 타이밍(timing)·입력 전이 조건을 만족해야 합니다.
확인과 기록
잡음의 피크(peak)값·동기성·ADC 코드 분포와 기능 오류를 함께 비교합니다. 단순히 보기 좋은 배선이 아니라 영향을 받는 신호가 허용 오차와 타이밍 여유를 만족하는지 확인해야 합니다.
작업 순서를 다시 확인합니다
층간 거리와 케이블로 이어지는 경로를 함께 비교합니다
신호층 두 개가 이웃하면 같은 층의 옆 선뿐 아니라 위아래 선 사이의 결합도 살핍니다. 두 신호층을 서로 가깝게 두는 안과, 각 신호층을 자기 기준면에 더 가깝게 두는 안을 실제 적층 두께로 비교합니다. 간격만 바꾸면 임피던스도 달라질 수 있으므로 목표 임피던스·선폭·평행 길이·귀환 경로를 함께 맞춥니다. TI SPRAAR7J의 적층·누화 설명에서 제시한 특정 인터페이스 치수를 모든 기판의 기준으로 쓰지는 않습니다.
피해 신호가 USB 같은 외부 커넥터로 이어지면 기판 위 파형과 케이블 쪽 영향을 구분해 확인합니다. 신호의 불균형과 기준 경로를 통해 공통 모드 성분이 생길 가능성은 있지만, 누화가 있다는 사실만으로 케이블 방사량이나 EMC 불합격을 확정할 수 없습니다. 이웃선 배치를 바꿨다면 같은 케이블·부하·동작 모드에서 수신 파형과 오류를 비교하고, 필요한 경우 케이블 공통 모드 전류와 완성 장치의 방사 시험을 따로 확인합니다.
기판 가장자리에서 신호를 안쪽으로 옮길 때도 기존 클록이나 민감선에 더 가까워지는지 살펴봅니다. 가장자리까지의 거리 하나를 개선하면서 이웃선과의 간격·평행 길이·기준면 연속성을 악화시키지 않는 배치를 비교합니다. 공통 모드와 케이블 귀환의 구분을 함께 참고하세요.
영점 교차의 흔들림과 위상잡음 스펙트럼을 나누어 읽습니다
발진기 파형의 같은 방향 영점 교차 시점이 이상적인 기준에서 얼마나 앞뒤로 움직이는지 보면 시간 영역의 지터를 관찰할 수 있습니다. 위상잡음은 반송 주파수에서 떨어진 오프셋 주파수별 위상 변동을 주파수 영역에서 표현합니다. ADI MT-008은 단측파대 위상잡음의 dBc/Hz 표현과 지정 대역의 적분을 통한 RMS 지터 환산을 설명합니다.
환산에는 반송 주파수, 적분할 오프셋 대역과 측정·필터 조건이 필요합니다. 스펙트럼의 옆 성분을 보았다는 사실만으로 실제 RMS 지터를 계산했거나 모두 같은 원인의 위상잡음이라고 결론 내리지 않습니다. 파형의 관찰 시간과 임계 교차 조건, 스펙트럼의 대역과 설정을 나눠 기록한 뒤 같은 조건으로 비교합니다.
English summary. Timing variation at a defined crossing and phase noise versus carrier offset are different observations. RMS conversion needs the carrier frequency, integration band and measurement conditions; a spectrum image alone is not a jitter result.
잡음을 만드는 쪽과 영향을 받는 쪽을 먼저 짝지어 봅니다
누화 원인을 찾을 때에는 신호–신호, 전원 레일–신호, 레일–레일을 구분합니다. 첫 경우에는 이웃 신호의 전환과 피해 신호를, 두 번째에는 레일의 변동과 신호 오차를, 세 번째에는 한 부하의 동작 변화와 다른 레일의 변동을 함께 봅니다. 어느 경우에도 두 파형이 함께 변했다는 사실만으로 결합 경로가 확정되는 것은 아닙니다.
각 측정점과 기준 접지, 프로브·대역·부하를 고정하고 한 동작 조건씩 바꾸어 비교합니다. 공유 전원·접지 임피던스와 전기장·자기장 결합을 후보로 구분해야 하며, 레일 이름이 다르다고 완전히 독립적이라고 가정하지 않습니다. ADI의 데이터 변환기 누화 설명은 공급 경로·용량성 결합·접지 전류를 구별합니다. 한 경로를 모든 제품의 최우선 원인으로 정하지 말고 실제 회로와 관찰 결과에 맞춰 조사합니다.
English summary. Identify aggressor and victim as signal-to-signal, rail-to-signal or rail-to-rail. Hold probes and operating conditions fixed, and distinguish common impedance from field coupling rather than assigning a universal cause ranking.
지터 수치에는 측정 정의와 수신 조건을 붙입니다
RMS 지터와 관측한 피크 대 피크 지터, 특정 비트 오류율(BER)에서 추정한 총 지터(TJ)는 서로 다른 수치입니다. TI SCAA120B는 무작위 지터의 RMS 표현과 특정 BER에 대응하는 총 지터를 구분합니다. 측정 대역·관측 시간·기준 클록과 클록 복원 조건을 기록하고, 다른 정의의 숫자를 그대로 비교하지 않습니다.
UI(unit interval)로 표시했다면 해당 신호 형식에서 UI가 어떤 시간 간격인지와 심벌율을 명시합니다. 같은 수신 위치·시험 패턴·등화·판정 조건에서 채널 손실과 아이의 수평·수직 개구를 함께 비교합니다. 20%·40%·60% UI처럼 설명에 쓰인 숫자를 PCIe의 보편 합격값으로 사용하지 않습니다. 지터 수치 하나가 실제 오류율 시험이나 해당 규격의 검증을 대신하지도 않습니다.
English summary. Distinguish RMS, observed peak-to-peak and BER-qualified total jitter. State the UI definition, timing reference and receiver conditions rather than treating illustrative percentages as compliance limits.
발진기가 여러 개라면 서로의 배선과 귀환도 비교합니다
발진기 회로가 여러 개 있는 기판에서는 각 회로의 수정·부하 커패시터·핀 연결과 출력 클록의 배선을 구분해 표시합니다. 다른 클록이 민감한 발진기 입력 가까이를 지나가거나 같은 귀환 구간에 큰 변동 전류를 흘리는지 살핍니다. 한 회로만 따로 볼 때 짧고 가까운 배치여도, 이웃 회로의 방해 경로가 작다는 뜻은 아닙니다.
TI SWRA680의 CC31xx·CC32xx 수정 배치 지침은 수정 연결을 짧게 하고 고속 디지털 신호를 가까이 두지 않도록 설명합니다. 이 원리를 여러 발진기의 배치 후보에도 적용해 살피되, 각 부품의 지정 접지·금지 영역과 출력 부하를 우선합니다. 보편적인 발진기 사이 거리나 접지면 분할 규칙을 만들지 않습니다. 동시 동작과 한쪽 동작 조건을 구분하고 해당 기기의 기동·주파수·지터 기준으로 비교해야 합니다. 이런 비교 순서는 진단 후보이지, 이 글에서 특정 보드의 상호 결합을 측정했다는 뜻은 아닙니다.
English summary. Inspect each oscillator input loop, output clock route and shared return. Nearby activity can be a coupling candidate; use device-specific layout and operating criteria instead of a universal separation distance.
S-파라미터로 계산한 아이와 수신 파형의 아이를 구분합니다
Keysight VNA의 eye 도움말은 가상 비트 패턴과 장치 임펄스 응답의 컨볼루션으로 아이를 계산하는 방식을 설명합니다. 측정 S-파라미터를 바탕으로 했어도 이것은 가정한 입력·모델에 따른 계산 아이이며 실제 수신기의 시간 파형을 직접 취득해 겹친 아이와 같지 않습니다.
계산 아이에는 S-파라미터의 포트 정의·주파수 범위·교정, 입력 패턴, 적용한 송수신기 모델과 처리 조건을 함께 기록합니다. 도구의 생성 파형이 있다는 것만으로 실제 수신기 통과 결과나 원자료 화면에 등장한 보드의 측정 결과를 입증하지 않습니다.