AVX-512라는 이름만으로 L2를 판정하지 않습니다
Intel의 패킷 처리 기술 가이드 §4.2가 설명하는 1세대 Xeon Scalable 모델에서는 가벼운 AVX2 연산이 L0, 무거운 AVX2 또는 가벼운 AVX-512 연산이 L1, 무거운 AVX-512 연산이 L2에 대응합니다. 여기서 가벼움과 무거움은 단순한 소스 코드 길이가 아니라 실제 연산 종류의 구분입니다. 명령의 밀도, 사용 코어 수, 전력·열 조건도 함께 봐야 합니다.
CPU 세대·SKU 실제 명령·벡터 폭 코어 수·전력·열 조건 전환 중인지 여부 ---------------------- 규격 표와 측정값을 대조
이 표를 모든 Intel 세대나 AMD CPU에 그대로 적용하지 않습니다. AMD의 5세대 EPYC 백서 p9는 Zen 5의 512-bit 데이터 경로와, 전력 효율을 위해 AVX-512를 연속된 두 256-bit 연산으로 처리하게 하는 BIOS 선택지를 설명합니다. 같은 ISA 지원도 같은 내부 처리나 같은 주파수 정책을 뜻하지 않습니다.
2.7→1.8GHz는 프로그램의 실행 시간 기록이 아닙니다
2세대 Xeon Scalable 규격 업데이트 Rev028의 8280 행을 비교하면 다음과 같습니다. 서로 다른 행·열의 조건을 하나의 시간축처럼 연결하면 안 됩니다.
| 조건 | Non-AVX | AVX-512 |
|---|---|---|
| Base | 2.7 | 1.8 |
| 28개 코어 활성 시 최대 Turbo | 3.3 | 2.4 |
Base 두 수의 차이는 약 33.3%지만, 어떤 프로그램이 33.3% 느려졌다는 뜻은 아닙니다. 벡터화로 단위 시간에 완료하는 작업량이 증가할 수도 있고 메모리 대기나 비벡터 구간이 지배할 수도 있습니다. Turbo 값도 모든 순간의 보장 측정값이 아닙니다. 다른 SKU인 8180의 표를 8280 실험 결과로 섞지 않습니다.
전환 비용에는 CPU와 실험 명령을 붙입니다
Travis Downs의 W-2104 실험은 512-bit vpor를 이용한 L0→L1 전환에서 3.2→2.8GHz를 관측했습니다. 무거운 부동소수점 AVX-512의 L2 전환 실험과 동일하지 않습니다. 보고된 전압 전환 구간의 약 8~20µs, 주파수 변경 때의 약 8~10µs 정지, 약 680µs 뒤의 복귀는 해당 시스템과 실험 조건에 종속됩니다.
코어별 전력 등급과 패키지 전체의 공유 전력·온도·메모리 대역폭 영향도 구별합니다. 한 코어가 넓은 명령을 실행했다는 사실만으로 다른 모든 코어가 같은 등급으로 내려갔다고 결론 내리지 않습니다. 반대로 코어별 제어가 가능하다고 혼합 서비스 사이의 간섭이 없다고 할 수도 없습니다.
완료한 일과 이웃 작업의 지연을 함께 비교합니다
- SKU·펌웨어·전력 정책·SMT·코어 배치와 컴파일러 옵션을 기록합니다.
- 생성된 명령에서 실제 벡터 폭과 명령 종류를 확인합니다. GCC의
-mprefer-vector-width=256은 선호 폭 옵션이지 모든 코드가 반드시 그 폭으로 실행된다는 보장이 아닙니다. - 같은 입력·완료 작업량에서 단독 부하와 혼합 부하를 비교합니다. 전체 처리량, 이웃 서비스의 p99 지연, 코어별 주파수와 전력·열 조건을 함께 남깁니다.
- 짧은 호출에서는 전환 구간과 정상 상태를 분리하고 반복 분포를 봅니다. GHz 하나만으로 최종 성능의 우열을 정하지 않습니다.
이 글은 규격과 공개 실험을 대조한 설명이며 이 사이트에서 AVX 벤치마크를 실행한 결과가 아닙니다. 출발점은 Taras Tsugrii의 재공유 자료입니다. 원본 그림을 재사용하지 않았습니다.
English summary. Compare the same CPU and active-core conditions. Base-frequency tables, transition measurements and completed application work are distinct evidence. AVX-512 support alone does not predict package-wide slowdown.