Altera SoCFPGA Arria10 FPGA Manager | Linux 6.18.37

요약·해설, 영어 원문, 전체 번역을 구분해 실었습니다. API 이름, 코드 심벌, 소스 경로는 원문 표기를 유지합니다.

1. 요약·해설

원문의 핵심 내용을 정리하고 커널 프로그래밍에 필요한 설명을 덧붙였습니다. 아래의 전체 번역과는 별도로 작성한 해설입니다.

요약과 해설

altera-socfpga-a10-fpga-mgr.txt:1-19

두 register window와 manager lifecycle 자원을 설명합니다.

2. 영어 원문 전체

번역에 사용한 Linux v6.18.37 원문입니다. 줄 번호는 해당 버전의 소스 파일을 기준으로 합니다.

원문 전체 펼치기

1 Altera SOCFPGA Arria10 FPGA Manager

3 Required properties:

4 - compatible : should contain "altr,socfpga-a10-fpga-mgr"

5 - reg : base address and size for memory mapped io.

6 - The first index is for FPGA manager register access.

7 - The second index is for writing FPGA configuration data.

8 - resets : Phandle and reset specifier for the device's reset.

9 - clocks : Clocks used by the device.

11 Example:

13 fpga_mgr: fpga-mgr@ffd03000 {

14 compatible = "altr,socfpga-a10-fpga-mgr";

15 reg = <0xffd03000 0x100

16 0xffcfe400 0x20>;

17 clocks = <&l4_mp_clk>;

18 resets = <&rst FPGAMGR_RESET>;

19 };

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미에 맞춰 전체 내용을 번역했습니다. 코드, 함수명, 코드 심벌, URL은 원문 표기를 유지합니다.

Arria10 FPGA Manager

1-10

Altera SoCFPGA Arria10 FPGA Manager의 필수 `compatible`은 `altr,socfpga-a10-fpga-mgr`입니다. `reg`의 첫 번째 entry는 FPGA manager register access, 두 번째 entry는 FPGA configuration data 쓰기 영역입니다.

`resets`는 device reset의 phandle과 reset specifier이고 `clocks`는 device가 사용하는 clock입니다.

Arria10 FPGA configuration 경로

FPGA manager driverControl registers

Configuration data windowBitstream writes

Clock + resetManager lifecycle

Arria10 FPGA fabricConfigured image

Manager control register와 별도 configuration-data window를 통한 programming 흐름입니다.

Arria10 FPGA Manager 예제

11-19

예제는 manager register 영역 `0xffd03000`/`0x100`, configuration data 영역 `0xffcfe400`/`0x20`, `l4_mp_clk`와 `FPGAMGR_RESET`을 선언합니다.

fpga_mgr: fpga-mgr@ffd03000 {
        compatible = "altr,socfpga-a10-fpga-mgr";
        reg = <0xffd03000 0x100
               0xffcfe400 0x20>;
        clocks = <&l4_mp_clk>;
        resets = <&rst FPGAMGR_RESET>;
};