Part 1
요약·해설
공식 원문 399줄과 property 32행을 전수 대조해 Description·수식·예제와 type·required·constant·default·legal value를 보존했습니다.
st,stm32h7-rcc
STMicroelectronics
32 rows
H7 D1/D2/D3 bus domains
Part 2
접을 수 있는 영어 원문 전체
영어 원문 전체 펼치기
C262A8419A211562592370C2919E79B41426AAF3D65D289B66C28AE0941B63DB
:orphan:
.. raw:: html
<!--
FIXME: do not limit page width until content uses another representation
format other than tables
-->
<style>.wy-nav-content { max-width: none; !important }</style>
.. dtcompatible:: st,stm32h7-rcc
.. _dtbinding_st_stm32h7_rcc:
st,stm32h7-rcc
##############
Vendor: :ref:`STMicroelectronics <dt_vendor_st>`
Description
***********
.. code-block:: none
STM32 Reset and Clock controller node for STM32H7 devices
This node is in charge of system clock ('SYSCLK') source selection and
System Clock Generation.
Configuring STM32 Reset and Clock controller node:
System clock source should be selected amongst the clock nodes available in "clocks"
node (typically 'clk_hse, clk_csi', 'pll', ...).
As part of this node configuration, SYSCLK frequency should also be defined, using
"clock-frequency" property.
Last, bus clocks (typically HCLK, PCLK1, PCLK2) should be configured using matching
prescaler properties.
Here is an example of correctly configured rcc node:
&rcc {
clocks = <&pll>; /* Set pll as SYSCLK source */
clock-frequency = <DT_FREQ_M(480)>; /* SYSCLK runs at 480MHz */
d1cpre = <1>;
hpre = <1>;
d1ppre = <1>;
d2ppre1 = <1>;
d2ppre2 = <1>;
d3ppre = <1>;
}
Confere st,stm32-rcc binding for information about domain clocks configuration.
Properties
**********
.. tabs::
.. group-tab:: Node specific properties
Properties not inherited from the base binding file.
.. list-table::
:widths: 1 1 4
:header-rows: 1
* - Name
- Type
- Details
* - ``#clock-cells``
- ``int``
- .. code-block:: none
Number of items to expect in a Clock specifier
This property is **required**.
Constant value: ``2``
* - ``clock-frequency``
- ``int``
- .. code-block:: none
default frequency in Hz for clock output
This property is **required**.
* - ``d1cpre``
- ``int``
- .. code-block:: none
D1 Domain, CPU1 clock prescaler. Sets a HCLK frequency (feeding Cortex-M Systick)
lower than SYSCLK frequency (actual core frequency).
Zephyr doesn't make a difference today between these two clocks.
Changing this prescaler is not allowed until it is made possible to
use them independently in Zephyr clock subsystem.
This property is **required**.
Legal values: ``1``
* - ``hpre``
- ``int``
- .. code-block:: none
D2 domain, CPU2 core clock and AHB(1/2/3/4) peripheral prescaler
This property is **required**.
Legal values: ``1``, ``2``, ``4``, ``8``, ``16``, ``64``, ``128``, ``256``, ``512``
* - ``d1ppre``
- ``int``
- .. code-block:: none
D1 domain, APB3 peripheral prescaler
This property is **required**.
Legal values: ``1``, ``2``, ``4``, ``8``, ``16``
* - ``d2ppre1``
- ``int``
- .. code-block:: none
D2 domain, APB1 peripheral prescaler
This property is **required**.
Legal values: ``1``, ``2``, ``4``, ``8``, ``16``
* - ``d2ppre2``
- ``int``
- .. code-block:: none
D2 domain, APB2 peripheral prescaler
This property is **required**.
Legal values: ``1``, ``2``, ``4``, ``8``, ``16``
* - ``d3ppre``
- ``int``
- .. code-block:: none
D3 domain, APB4 peripheral prescaler
This property is **required**.
Legal values: ``1``, ``2``, ``4``, ``8``, ``16``
.. group-tab:: Deprecated node specific properties
Deprecated properties not inherited from the base binding file.
(None)
.. group-tab:: Base properties
Properties inherited from the base binding file, which defines
common properties that may be set on many nodes. Not all of these
may apply to the "st,stm32h7-rcc" compatible.
.. list-table::
:widths: 1 1 4
:header-rows: 1
* - Name
- Type
- Details
* - ``wakeup-source``
- ``boolean``
- .. code-block:: none
Property to identify that a device can be used as wake up source.
When this property is provided a specific flag is set into the
device that tells the system that the device is capable of
wake up the system.
Wake up capable devices are disabled (interruptions will not wake up
the system) by default but they can be enabled at runtime if necessary.
* - ``power-domain``
- ``phandle``
- .. code-block:: none
Power domain the device belongs to.
The device will be notified when the power domain it belongs to is either
suspended or resumed.
* - ``zephyr,pm-device-runtime-auto``
- ``boolean``
- .. code-block:: none
Automatically configure the device for runtime power management after the
init function runs.
* - ``zephyr,disabling-power-states``
- ``phandles``
- .. code-block:: none
List of power states that will disable this device power.
* - ``status``
- ``string``
- .. code-block:: none
indicates the operational status of a device
Legal values: ``'ok'``, ``'okay'``, ``'disabled'``, ``'reserved'``, ``'fail'``, ``'fail-sss'``
See :ref:`dt-important-props` for more information.
* - ``compatible``
- ``string-array``
- .. code-block:: none
compatible strings
This property is **required**.
See :ref:`dt-important-props` for more information.
* - ``reg``
- ``array``
- .. code-block:: none
register space
This property is **required**.
See :ref:`dt-important-props` for more information.
* - ``reg-names``
- ``string-array``
- .. code-block:: none
name of each register space
* - ``interrupts``
- ``array``
- .. code-block:: none
interrupts for device
See :ref:`dt-important-props` for more information.
* - ``interrupts-extended``
- ``compound``
- .. code-block:: none
extended interrupt specifier for device
* - ``interrupt-names``
- ``string-array``
- .. code-block:: none
name of each interrupt
* - ``interrupt-parent``
- ``phandle``
- .. code-block:: none
phandle to interrupt controller node
* - ``label``
- ``string``
- .. code-block:: none
Human readable string describing the device (used as device_get_binding() argument)
See :ref:`dt-important-props` for more information.
This property is **deprecated**.
* - ``clocks``
- ``phandle-array``
- .. code-block:: none
Clock gate information
* - ``clock-names``
- ``string-array``
- .. code-block:: none
name of each clock
* - ``#address-cells``
- ``int``
- .. code-block:: none
number of address cells in reg property
* - ``#size-cells``
- ``int``
- .. code-block:: none
number of size cells in reg property
* - ``dmas``
- ``phandle-array``
- .. code-block:: none
DMA channels specifiers
* - ``dma-names``
- ``string-array``
- .. code-block:: none
Provided names of DMA channel specifiers
* - ``io-channels``
- ``phandle-array``
- .. code-block:: none
IO channels specifiers
* - ``io-channel-names``
- ``string-array``
- .. code-block:: none
Provided names of IO channel specifiers
* - ``mboxes``
- ``phandle-array``
- .. code-block:: none
mailbox / IPM channels specifiers
* - ``mbox-names``
- ``string-array``
- .. code-block:: none
Provided names of mailbox / IPM channel specifiers
* - ``zephyr,deferred-init``
- ``boolean``
- .. code-block:: none
Do not initialize device automatically on boot. Device should be manually
initialized using device_init().
Specifier cell names
********************
- clock cells: bus, bits
Part 3
한국어 전문 번역
st,stm32h7-rcc
Vendor: STMicroelectronics
공식 설명
STM32 Reset and Clock controller node for STM32H7 devices
This node is in charge of system clock ('SYSCLK') source selection and
System Clock Generation.
Configuring STM32 Reset and Clock controller node:
System clock source should be selected amongst the clock nodes available in "clocks"
node (typically 'clk_hse, clk_csi', 'pll', ...).
As part of this node configuration, SYSCLK frequency should also be defined, using
"clock-frequency" property.
Last, bus clocks (typically HCLK, PCLK1, PCLK2) should be configured using matching
prescaler properties.
Here is an example of correctly configured rcc node:
&rcc {
clocks = <&pll>; /* Set pll as SYSCLK source */
clock-frequency = <DT_FREQ_M(480)>; /* SYSCLK runs at 480MHz */
d1cpre = <1>;
hpre = <1>;
d1ppre = <1>;
d2ppre1 = <1>;
d2ppre2 = <1>;
d3ppre = <1>;
}
Confere st,stm32-rcc binding for information about domain clocks configuration.H7 clock domain 구성
clocks에서 HSE·CSI·PLL 등의 SYSCLK source를 선택하고 clock-frequency에 SYSCLK를 적습니다. D1/D2/D3 domain과 HCLK·APB bus는 각 prescaler로 나눕니다.
&rcc {
clocks = <&pll>; /* Set pll as SYSCLK source */
clock-frequency = <DT_FREQ_M(480)>; /* SYSCLK runs at 480MHz */
d1cpre = <1>;
hpre = <1>;
d1ppre = <1>;
d2ppre1 = <1>;
d2ppre2 = <1>;
d3ppre = <1>;
}d1cpre는 현재 Zephyr가 SYSCLK와 더 낮은 CPU1 HCLK를 독립적으로 다루지 못해 값 1만 허용합니다. hpre는 D2 CPU2/AHB1~4에 1·2·4·8·16·64·128·256·512를 허용합니다. D1 APB3, D2 APB1/APB2, D3 APB4 prescaler는 1·2·4·8·16입니다.
#clock-cells = 2이고 cell은 bus, bits입니다. clock-frequency, 모든 domain prescaler, compatible, reg가 필수입니다. Domain clock 지정 방식은 공통 STM32 RCC binding을 따릅니다.
Property
Zephyr 3.7.0 공식 스키마의 모든 속성을 실었습니다. 자료형, 필수 여부, 사용 중단 여부, 상수, 기본값, 허용값은 원문에서 가져왔습니다.
노드 전용 속성 · 8개
| 이름 | 형식 | 설명과 제약 |
|---|---|---|
#clock-cells | int | Consumer의 clock specifier에서 기대할 item 수입니다. 필수 · 고정값: 2 |
clock-frequency | int | SYSCLK 또는 clock output frequency를 Hz 단위로 지정합니다. 필수 |
d1cpre | int | H7 D1 domain의 CPU1 prescaler입니다. SYSCLK보다 낮은 HCLK를 만들지만 현재 Zephyr는 두 clock을 구분하지 않아 값 1만 허용합니다. 필수 · 허용값: 1 |
hpre | int | H7에서는 D2 CPU2·AHB1/2/3/4 prescaler이고, H7RS에서는 CPU clock을 APB/AHB bus matrix에 공급하는 BMPRE divider입니다. 필수 · 허용값: 1, 2, 4, 8, 16, 64, 128, 256, 512 |
d1ppre | int | H7 D1 domain APB3 peripheral prescaler입니다. 필수 · 허용값: 1, 2, 4, 8, 16 |
d2ppre1 | int | H7 D2 domain APB1 peripheral prescaler입니다. 필수 · 허용값: 1, 2, 4, 8, 16 |
d2ppre2 | int | H7 D2 domain APB2 peripheral prescaler입니다. 필수 · 허용값: 1, 2, 4, 8, 16 |
d3ppre | int | H7 D3 domain APB4 peripheral prescaler입니다. 필수 · 허용값: 1, 2, 4, 8, 16 |
Base binding property · 24개
공식 문서의 기본 속성을 빠짐없이 실었습니다.
| 이름 | 형식 | 설명과 제약 |
|---|---|---|
wakeup-source | boolean | 이 장치를 시스템 깨우기에 사용할 수 있음을 나타냅니다. 이 속성이 있으면 깨우기 지원 플래그가 설정됩니다. 기본 상태에서는 장치의 인터럽트로 시스템을 깨우지 않으며, 실행 중에 깨우기 기능을 활성화할 수 있습니다. |
power-domain | phandle | 장치가 속한 전원 도메인의 phandle입니다. 해당 전원 도메인이 일시 중단되거나 다시 동작하면 장치에 알림이 전달됩니다. |
zephyr,pm-device-runtime-auto | boolean | 초기화 함수 실행 후 장치의 런타임 전원 관리를 자동으로 설정합니다. |
zephyr,disabling-power-states | phandles | 이 장치의 전원이 꺼지는 전원 상태 목록입니다. |
status | string | 장치의 동작 상태를 나타냅니다. 허용값: 'ok', 'okay', 'disabled', 'reserved', 'fail', 'fail-sss' |
compatible | string-array | 이 노드에 적용할 바인딩과 드라이버를 식별하는 compatible 문자열 목록입니다. 필수 |
reg | array | 장치 레지스터의 주소 범위를 지정합니다. 필수 |
reg-names | string-array | 각 register space의 이름입니다. |
interrupts | array | 장치에서 사용하는 인터럽트를 지정하는 목록입니다. |
interrupts-extended | compound | 인터럽트 컨트롤러의 phandle을 함께 지정하는 확장 형식의 인터럽트 명세입니다. |
interrupt-names | string-array | 각 interrupt의 이름입니다. |
interrupt-parent | phandle | 인터럽트 컨트롤러 노드를 가리키는 phandle입니다. |
label | string | 사람이 장치를 알아볼 수 있도록 붙이는 이름입니다. 과거에는 device_get_binding()의 인자로 사용했습니다. 사용 중단됨 |
clocks | phandle-array | 클록 게이트 또는 클록 공급원을 지정하는 phandle 배열입니다. |
clock-names | string-array | 각 clock의 이름입니다. |
#address-cells | int | 하위 노드의 reg 속성에서 주소를 나타내는 데 쓰는 셀 수입니다. |
#size-cells | int | 하위 노드의 reg 속성에서 크기를 나타내는 데 쓰는 셀 수입니다. |
dmas | phandle-array | DMA 채널을 지정하는 phandle 배열입니다. |
dma-names | string-array | 지정한 DMA 채널의 이름입니다. |
io-channels | phandle-array | I/O 채널을 지정하는 phandle 배열입니다. |
io-channel-names | string-array | 지정한 I/O 채널의 이름입니다. |
mboxes | phandle-array | 메일박스/IPM 채널을 지정하는 phandle 배열입니다. |
mbox-names | string-array | 지정한 메일박스/IPM 채널의 이름입니다. |
zephyr,deferred-init | boolean | 부팅할 때 장치를 자동으로 초기화하지 않습니다. 이후 device_init()를 호출해 직접 초기화해야 합니다. |
지정자 셀 이름
Clock specifier cell은 bus, bits 순서입니다.
Source
출처
영어 원문에는 문단, 문서 지시문, 표, 코드, 코드 심벌, 경로를 그대로 보존했습니다.