2. 전원, clock과 reset을 같은 trigger로 계측한다

CHAPTER 02

rail이 켜졌다는 GPIO 로그 대신 실제 probe 파형으로 ramp, droop, settling, clock valid와 reset deassert 간격을 확인합니다. probe와 계측기 자체가 회로에 주는 영향도 metadata로 남깁니다.

문제 사건 전후를 같은 시간축에 잡아야 순서를 증명할 수 있습니다.

고속 clock과 reset node에 probe capacitance가 추가되면 동작이 바뀔 수 있습니다.

주파수 외에 duty, swing, jitter, SSC와 enable latency를 봅니다.

pin reset, PHY reset, controller reset과 software reset은 다른 경계입니다.

항목	수집 방법	필수 metadata	통과 기준	누락 시 위험
rail	oscilloscope	probe point, scale, bandwidth	ramp/settle/droop 규격 충족	로그의 power-good만 신뢰
clock	scope/counter	source, termination, SSC	주파수·swing·jitter 충족	clock valid 오판
reset	scope+register	polarity, owner, target block	rail/clock 뒤 요구 시간에 해제	reset 종류 혼동
trigger	external marker	사건 ID와 threshold	모든 장비 capture 정렬	서로 다른 boot를 합침
probe	계측기 설정	model, impedance, ground	측정 반복성	probe 때문에 현상 변화

증상	문제점	다시 고정할 변수	재시험	유효한 결론
probe를 대면 성공	loading으로 회로 변경	probe impedance/ground	active probe와 비접촉 비교	SI/termination 민감
평균 전압 정상, 부하 실패	transient 누락	droop/trigger bandwidth	burst와 rail 동시 capture	전원 margin
clock counter 정상, link 실패	jitter/swing 미측정	eye/duty/SSC	고대역 파형	clock quality
reset log 순서 정상	실제 pin 지연	GPIO/pinmux/level shifter	pin에서 직접 측정	board 경계
warm만 정상	rail/reset 범위 차이	잔류 전압/PLL	cold discharge capture	sequence dependency

그림 1. 2. 전원, clock과 reset을 같은 trigger로 계측한다의 실행 순서왼쪽에서 오른쪽으로 실제 소유권과 관찰 지점이 이동합니다.

01 trigger arm

02 rail ramp

03 clock valid

04 reset deassert

05 ready/calibration

06 controller enable

07 부하 사건

08 capture 저장

순서	실행	남길 증거	판정 목적
1	회로도 net name과 probe point를 사진/좌표로 기록합니다.	측정 위치	재현성
2	rail/clock/reset/marker를 한 capture에 넣습니다.	절대/상대 시간	sequence 증명
3	idle과 최대 부하 파형을 비교합니다.	droop/jitter 차이	margin 확인
4	probe 종류와 bandwidth를 바꿔 관측 영향 여부를 확인합니다.	측정 교란	결과 신뢰도

주의절대 최대 정격을 만족한다고 정상 동작 조건을 만족하는 것은 아닙니다. operating/timing specification을 기준으로 판정합니다.

공개되지 않은 vendor register나 integration별 offset을 추측해서 채우지 않았습니다. 아래 제조사 자료, architecture 문서와 Linux v6.18.37 원본에서 다시 확인할 수 있는 범위만 사용했습니다.

trace_marker, function graph와 event tracing

DMA mapping, ownership과 cache synchronization

PCIe hierarchy error source와 recovery

allocation, I/O와 driver 오류 경로 검증