회로의 두 상태를 먼저 구분합니다
입력 저항 R1은 선택 스위치 S_IN에서 연산증폭기(operational amplifier)의 반전 입력(inverting input, −)으로 이어집니다. 커패시터 C1은 반전 입력과 출력 사이에 놓여 피드백(feedback) 경로를 이룹니다. 비반전 입력(non-inverting input, +)은 이 설명에서 0V 기준에 둡니다. 다른 스위치 S_R는 C1과 병렬로 연결되어 닫힐 때 커패시터 양단을 연결합니다. 전원과 디커플링(decoupling, 전원 핀 가까이에 커패시터를 두어 순간 전류와 잡음에 대응하는 구성)은 개념 그림에서 생략했습니다. 실제 제작에서는 선택한 증폭기의 전원·입력 공통 모드 범위(common-mode range, 입력 단자가 정상 동작할 수 있는 전압 범위)·출력 범위를 확인해야 합니다.
| 상태 | S_IN이 고른 경로 | S_R | 기대 동작 |
|---|---|---|---|
| 초기화 | 0V | 닫힘 | C1의 전압을 기준 상태로 돌립니다. |
| 적분 | 측정 입력 | 열림 | R1을 거쳐 들어온 전류가 C1에 누적됩니다. |
두 스위치를 독립적으로 제어할 수 있다면 먼저 입력을 0V로 옮기고 C1을 방전해 출력이 기준 전압에 도달했는지 확인합니다. 그다음 S_R를 열고 측정 입력을 연결합니다. 한 손잡이에 연동된 스위치에서는 이 순서를 임의로 따로 실행할 수 없으므로, 전환 중 어느 접점이 먼저 열리고 닫히는지와 출력의 순간 변화를 실제 부품으로 확인해야 합니다. 아날로그 스위치(analog switch)를 쓰면 꺼진 상태의 누설과 전환 때의 전하 주입(charge injection), 두 입력 접점이 잠깐 이어지는지 여부도 시험합니다. 방전 전류가 스위치 정격을 넘지 않도록 필요한 경우 저항을 포함한 리셋 경로와 대기 시간을 설계합니다.
양의 입력은 출력을 아래로 기울입니다
피드백이 동작하고 증폭기가 포화(saturation, 출력이 전원 한계에 막힌 상태)에 이르지 않았다면 반전 입력이 0V 부근에 머뭅니다. 식에서 입력 전압은 v_in, 출력 전압은 v_out이며 둘 다 볼트(V) 단위입니다. v_in이 양수라면 R1에 약 v_in/R1의 전류가 흐릅니다. 이 전류가 C1을 지나도록 출력은 음의 방향으로 움직입니다. C1의 단위는 패럿(F), R1은 옴(Ω), 시간 t는 초(s)입니다.
v_out(t₂) = v_out(t₁) − (1/(R1·C1)) ∫[t₁→t₂] v_in(t) dt
따라서 일정한 양의 입력에서는 기울기 dv_out/dt = −v_in/(R1·C1)이고, 일정한 음의 입력에서는 양의 기울기입니다. 식의 v_out(t₁)는 시작할 때 C1에 남아 있는 전압을 포함합니다. 초기화하지 않았다면 이 값을 0이라고 지울 수 없습니다.
예를 들어 R1=100 kΩ, C1=100 nF이면 R1·C1=0.01 s입니다. +0.10 V를 20 ms 동안 넣은 이상적인 계산에서 기울기는 −10 V/s이고 출력 변화는 −0.20 V입니다. 실제 값은 저항·커패시터 오차, 증폭기 오프셋(offset)과 출력 범위에 따라 달라집니다.
사각파의 평균값을 확인합니다
양·음의 면적이 같은 사각파를 넣으면 한쪽 구간에서 출력이 내려가고 다음 구간에서 올라와 삼각형에 가까운 파형을 만들 수 있습니다. 그러나 0~5 V 사각파를 그대로 넣으면 입력이 5 V일 때는 계속 내려가고 0 V일 때는 이상적으로 멈춥니다. 한 주기의 입력 평균이 양수라면 출력이 주기마다 한쪽으로 이동해 결국 포화됩니다. 40% 듀티의 0~5 V 입력은 평균이 2 V이므로, 이 값을 빼거나 양·음 입력을 만들어 평균 전류를 상쇄하지 않는 한 대칭 삼각파가 되지 않습니다. 듀티(duty)는 한 주기 중 높은 상태가 차지하는 비율입니다.
주기 T=100 µs(마이크로초), 주파수 f=1/T=10 kHz인 0~5 V 신호에서 듀티가 40%라면 5 V 구간은 40 µs, 0 V 구간은 60 µs입니다. 앞 절의 설명용 R1=100 kΩ, C1=100 nF를 그대로 쓴다면 R1·C1=0.01 s이고, 이상적인 한 주기 출력 변화는 −5 V×40 µs/(0.01 s)=−0.020 V입니다. 이 값은 특정 회로의 실측 진폭이 아닙니다. 주기·듀티만으로는 출력 크기를 정할 수 없으며 R1·C1, 초기 출력 전압, 다음 리셋까지의 주기 수와 증폭기의 출력 한계를 함께 알아야 합니다.
저주파 차단과 바이어스(bias) 저항을 혼동하지 않습니다
C1만으로 출력과 반전 입력을 연결한 이상적인 적분기에는 유한한 저주파 차단주파수(low-frequency cutoff)가 생기지 않습니다. 1/(2πR1C1)은 이상적인 적분기의 이득 크기가 1이 되는 주파수일 수 있지만, 그 자체가 저주파 차단 경계는 아닙니다. 누설과 증폭기 입력 오프셋이 누적되면 실제 출력은 전원 끝으로 밀릴 수 있습니다.
직류(DC, Direct Current) 동작점을 정하려고 C1과 병렬로 피드백 저항 R_F를 추가하는 설계에서는 대략 1/(2πR_FC1) 부근 아래에서 적분 동작이 약해집니다. R_F를 더하면 리셋하지 않아도 영원히 일정한 기울기가 지속되는 회로가 아니라, 제한된 대역의 적분기라는 점을 함께 확인합니다. 비반전 입력을 접지로 연결하는 저항 R2를 단순히 R1과 같게 두는 것만으로 C1의 직류 피드백 경로가 만들어지지는 않습니다. R2를 쓰는 이유와 값은 실제 입력 바이어스 전류(bias current, 입력 핀에 흐르는 작은 직류 전류)·저항 네트워크·선택한 증폭기에 맞춰 따로 검토합니다.
예를 들어 입력 저항이 100 kΩ이고 피드백 커패시터 1.59 nF와 100 MΩ 저항이 병렬이라면, 이상 계산에서 적분 동작이 약해지는 경계는 1/(2π×100 MΩ×1.59 nF)≈1 Hz입니다. 동시에 직류에서는 비반전 입력에 나타난 작은 오프셋이 1+100 MΩ/100 kΩ≈1001배의 출력 변화로 이어질 수 있습니다. 회로 모델에 −740 µV를 넣었다면 계산상 약 −0.74 V의 출력 이동에 해당하지만, 이는 그 증폭기의 보증 오프셋이나 실측 결과가 아닙니다. 실제 전원·입출력 허용 범위에서 포화하지 않는지 측정하십시오. 이 적분기만 보고 입력 주파수를 안정된 직류 전압으로 변환한다고 말할 수는 없으며, 그런 용도라면 정류·평균·보정 방식과 출력 측정 결과가 따로 필요합니다.
초기화 뒤 파형과 포화를 확인합니다
- 입력을 0V로 선택하고 S_R를 닫아 출력이 기준 전압으로 돌아오는지 측정합니다. 리셋 스위치의 초기 방전 전류와 커패시터의 허용 조건을 확인합니다.
- S_R를 연 뒤 입력을 연결합니다. 리셋 직후의 순간 전압 변화와 다음 측정 전까지의 드리프트(drift, 입력이 일정해도 출력이 천천히 변하는 현상)를 기록합니다.
- 양의 일정 입력과 음의 일정 입력을 각각 가해
−v_in/(R1C1)와 부호·크기를 비교합니다. 한쪽에서만 기울기가 어긋나면 증폭기의 출력 범위와 전원, 입력 공통 모드 범위를 살펴봅니다. - 실제 사각파의 최고·최저 입력값, 듀티, 한 주기 평균과 출력의 주기별 기준선 이동을 함께 봅니다. 다음 리셋 전에 출력이 포화되지 않을 시간을 계산하고 실측합니다.
입력 신호가 0V를 중심으로 오가는 구성이라면 증폭기가 필요한 양·음 출력을 낼 수 있는 전원과 출력 여유를 갖추어야 합니다. 스위치를 바꾸거나 R1·C1을 수정한 뒤에는 기울기뿐 아니라 리셋 시간과 포화 복귀도 다시 확인합니다.
낮은 주파수에서는 적분 이득이 계속 커지지 않습니다
피드백 커패시터와 병렬인 저항을 Rf, 입력 저항을 Rin이라 쓰면 이상적인 전달함수는 H(s) = −(Rf/Rin) / (1 + s·Rf·C)입니다. 따라서 f ≪ 1/(2πRfC)에서는 신호 이득이 −Rf/Rin에 가까워집니다. 적분 근사가 성립하는 것은 이 코너보다 높으면서 실제 연산증폭기의 대역폭·출력 변화율 한계보다 충분히 낮은 구간입니다.
이 코너 주파수에는 입력 저항이 아니라 커패시터와 병렬인 Rf가 들어갑니다. TI의 적분기 설계 설명도 피드백 저항의 DC 안정화와 낮은 주파수 이득 제한을 구분합니다. 리셋 스위치가 닫힌 구간에는 같은 전달함수를 그대로 적용하지 않습니다.