종단저항은 두 입력 사이에서 신호 전압을 만듭니다
저전압 차동 신호(LVDS, Low-Voltage Differential Signaling)는 두 선 사이의 작은 전압 차로 정보를 전달하는 방식입니다. 일반적인 LVDS 송신기는 두 선으로 흐르는 전류의 방향을 바꾸고, 수신기 쪽의 종단저항(termination resistor)은 그 전류를 전압 차로 바꾸면서 선로 끝의 반사를 줄입니다.
차동 특성 임피던스(differential characteristic impedance)는 선로를 따라 진행하는 차동 신호의 전압과 전류 관계입니다. 저항계로 재는 배선의 직류 저항과는 다른 값입니다. 흔히 100 Ω인 선로와 종단을 사용하지만 실제 송수신기·케이블·기판의 요구를 확인해야 합니다. 직류 결합(DC coupling)은 두 신호선에 직렬 커패시터를 넣지 않고 연결하는 구성입니다.
수신기까지 선을 따라가며 이미 있는 저항을 찾습니다
먼저 두 신호선의 출발 출력과 도착 입력을 회로도에 표시합니다. 커넥터가 보인다는 이유만으로 그 자리를 수신 끝으로 취급하지 않습니다. 케이블을 지나 다른 보드의 IC로 이어진다면 실제 수신 끝은 그 IC 입력입니다. 외부 종단이 필요한 구성에서는 그 입력 핀 가까이에 저항을 두어 저항 뒤에 남는 배선을 짧게 합니다.
그다음 정확한 수신기 부품 번호에서 내장 종단 유무를 확인합니다. 이름이 비슷한 제품도 내장 여부가 다를 수 있습니다. FPGA(Field-Programmable Gate Array)처럼 설정으로 입력 기능을 바꾸는 소자는 해당 핀과 전압 조건에서 내장 종단이 지원되는지, 실제 설정에서 활성화됐는지도 확인합니다. 회로도에 저항이 없다고 해서 칩 안에도 종단이 없는 것은 아닙니다.
기판의 외부 저항, 수신기 내부 설정, 연결한 모듈의 저항을 한 표에 적습니다. 조립 선택에 따라 미실장하는 저항이면 회로도 표시만 보지 말고 실제 장착 상태도 확인합니다. 종단을 두는 옵션을 여러 개 준비했다면 동시에 켜지지 않도록 조립·설정 조건을 명확히 정합니다.
저항 두 개가 같은 자리에 있으면 부하부터 달라집니다
수신기 입력에 100 Ω이 내장돼 있고 같은 두 입력 사이에 외부 100 Ω을 붙이면, 저항 두 개만의 병렬 등가값은 50 Ω입니다. R_1과 R_2가 병렬일 때 등가 저항은 R_eq=(R_1×R_2)/(R_1+R_2)입니다. 저항의 단위는 Ω입니다.
설명용으로 송신 전류 I가 3.5 mA로 일정하다고 가정하면, V=I×R에 따라 100 Ω에서는 0.35 V, 50 Ω에서는 0.175 V가 됩니다. mA는 1,000분의 1 A입니다. 실제 출력은 부하와 동작 조건의 영향을 받으므로 이 계산은 모든 송신기의 보장 진폭이 아니라 중복 부하의 영향을 보여 주는 단순 예시입니다.
송신단과 수신단처럼 서로 떨어진 곳의 저항을 고속 신호에서 단순 병렬저항 하나로만 해석해서도 안 됩니다. 저항 사이 배선의 전파 지연과 반사가 있으므로 위치가 중요합니다. 일반적인 직류 결합 점대점 LVDS에 수신 종단을 추가하는 절차를, 여러 장치가 공유하는 버스의 양 끝 종단 규칙과 혼동하지 않습니다.
직렬 커패시터를 넣으면 바이어스와 데이터 패턴도 다시 봅니다
교류 결합(AC coupling)은 두 신호선에 커패시터를 하나씩 직렬로 넣어 직류 성분을 차단하는 연결입니다. 양쪽 보드의 전위가 다르다는 이유만으로 커패시터만 추가하고 끝내면 안 됩니다. 수신기의 두 입력이 어떤 평균 전압에서 동작할지 정하는 바이어스(bias)가 필요할 수 있기 때문입니다. 두 입력 전압의 평균은 공통 모드 전압(common-mode voltage)이며 수신기의 허용 범위 안에 있어야 합니다.
내장 종단과 내부 바이어스는 별개의 기능입니다. 외부 바이어스 저항이 필요하면 그 저항들이 종단에 더하는 부하까지 포함해 계산합니다. 송신기 쪽에도 필요한 직류 전류 경로가 있는지 해당 출력 구조의 연결 조건을 확인합니다. 커패시터가 있다고 전기적 절연과 보호 조건까지 충족하는 것은 아닙니다.
데이터가 같은 상태를 오래 유지하면 커패시터 뒤의 차동 전압이 줄어들 수 있습니다. 직류 균형(DC balance)과 연속해서 같은 값이 나올 수 있는 최대 길이, 시작·유휴 상태를 확인해야 합니다. 커패시터 용량은 데이터 속도와 이 패턴, 종단·바이어스가 만드는 시간 특성을 함께 보고 정합니다. 고정된 용량 하나를 모든 LVDS 연결에 넣지 않습니다.
변경 뒤에는 실제 수신점에서 확인합니다
종단을 바꾸기 전후의 전송률, 데이터 패턴, 전원과 케이블 조건을 같게 둡니다. 수신 입력에서 차동 진폭과 공통 모드 범위, 반사와 시간 여유를 확인합니다. 측정 도구의 입력 용량과 접속선이 파형을 바꾸지 않도록 적합한 차동 측정을 사용합니다.
차동쌍이 스위칭 전원 회로의 스위칭 노드나 인덕터 근처를 지나고 특정 부하에서만 수신 오류가 생긴다면, 먼저 수신기 전원과 종단 구성을 유지한 채 원인을 나누어 확인합니다. 두 선에 거의 같은 크기로 얹힌 잡음은 수신기가 두 입력의 차이를 판정할 때 줄어듭니다. 하지만 한 선에 더 크게 결합한 잡음은 차동 신호에 남고, 두 입력의 평균 전압인 공통 모드 전압도 해당 수신 집적회로(IC, Integrated Circuit)의 허용 범위를 벗어나면 정상 수신을 기대할 수 없습니다. 공통 모드 범위와 잡음 억제의 원리는 TI의 LVDS 설명을 참고합니다.
다음은 원인을 좁히기 위한 비교 절차의 예시입니다. 송수신기가 모두 정상 동작하는 부하 상태 A와 B를 정한 뒤, 전송률·데이터 패턴·케이블·프로브 위치와 대역폭은 그대로 둡니다. 각 상태에서 수신 입력 두 선의 전압, 차동 파형, 공통 모드 전압과 데이터 오류를 기록하고 전원 레일의 변동도 확인합니다. 차이가 있다면 스위칭 노드와 두 신호선의 거리, 두 선의 배선 대칭, 아래 기준면과 전원·신호의 귀환 경로를 실제 기판에서 대조합니다. 배치나 전원 잡음 경로를 고친 뒤 같은 조건으로 다시 시험합니다. A/B 차이만으로 결합 위치나 원인을 확정하지는 않습니다.
반복 파형을 비트 구간에 맞춰 겹친 아이 다이어그램(eye diagram)은 전압과 시간 여유를 살피는 방법입니다. 실제 데이터 오류 시험도 함께 시행하고, 전원 투입 직후와 유휴 상태에서의 복귀를 포함합니다. 전원을 끈 상태의 저항 측정만으로 내장 종단의 활성 상태나 고속 동작을 보증하지 않습니다. 최종 기록에는 수신 부품 번호, 내장 종단 설정, 외부 저항의 값·위치와 확인한 동작 조건을 남깁니다.