DUJINLABS.COM

전자회로 실무 / 디지털 출력·EMI

FPGA(Field-Programmable Gate Array) 출력의 전압 변화 속도를 바꿀 때는 핀(pin) 설정과 수신 타이밍(timing)을 확인합니다

FPGA(Field-Programmable Gate Array) 출력의 빠른 전압 전환이 잡음이나 파형 문제에 영향을 준다면, 배선을 바꾸기 전에 출력의 슬루(slew) 설정으로 조정할 수 있는지 확인할 수 있습니다. 데이터 전송률이 낮아도 전환 자체는 빠를 수 있습니다. 실제 핀(pin)에 적용된 설정을 확인하고, 변경 뒤 파형과 수신 타이밍(timing)이 모두 만족되는지 비교하겠습니다.

먼저 알아둘 용어

슬루(slew)·I/O 표준 — 슬루 설정은 지원되는 출력 버퍼(buffer)의 상승·하강 속도를 조절하는 항목입니다. I/O 표준은 출력 전기 조건을 정하므로 소자·표준마다 지원 설정과 효과를 확인해야 합니다.

구동 전류·수신 타이밍(timing) — 구동 전류 설정은 출력의 구동 능력과 관련된 항목으로 슬루와 같은 조절로 취급하지 않습니다. 수신 타이밍은 상대 회로가 필요한 시점에 유효한 신호를 받는 조건입니다.

시간이 흐르면서 파형이 진행되는 모습을 보여 줍니다. 흐린 선은 전체 파형이며 진한 선은 현재까지의 구간입니다. 재생 속도와 움직임의 크기는 설명을 위한 것입니다.
정지 그림 확대
시간이 흐르면서 파형이 진행되는 모습을 보여 줍니다. 흐린 선은 전체 파형이며 진한 선은 현재까지의 구간입니다. 재생 속도와 움직임의 크기는 설명을 위한 것입니다. · 그림을 클릭하면 확대됩니다.

기본값을 추측하지 말고 실제 적용 상태를 읽습니다

문제 신호의 출력 포트(port)·I/O 표준·부하를 확인합니다. 모든 FPGA(Field-Programmable Gate Array)가 가장 빠른 설정으로 시작한다고 가정하지 않습니다. 지원 단계와 기본값은 소자와 도구에 따라 다르므로 실제 구현 결과나 보고서에서 해당 핀(pin)의 적용값을 확인합니다. 프로젝트에 이름이 비슷한 설정이 있더라도, 그 설정이 문제의 핀에 실제로 적용됐는지 확인합니다.

기준 상태를 남기고 한 설정을 바꿉니다

같은 보드(board)·동작 모드·케이블(cable)·수신 부하에서 기준 파형을 남깁니다. 지원되는 슬루 설정 하나를 변경하고 같은 측정점·프로브(probe) 연결·대역폭으로 비교합니다. 프로브 접지 길이까지 함께 바꾸면 출력 설정만의 효과를 구분하기 어렵습니다.

구동 전류 항목이 함께 있어도 별도의 변수로 취급합니다. 어느 값을 변경했는지 기록하고 수신 타이밍을 확인하지 않은 채 모든 출력의 전압 변화 속도를 가장 느리게 설정하지 않습니다.

작은 오버슈트와 유효한 수신을 함께 확인합니다

설정 B에서 오버슈트(overshoot)가 줄어도 필요한 수신 시점에 신호가 안정되지 않으면 채택할 수 없습니다. 실제 인터페이스(interface) 타이밍과 문제가 생기던 모드에서 기능을 확인합니다. 화면 한 번의 정상 동작으로 전체 타이밍 여유를 대신하지 않습니다.

출력 에지(edge)가 완만해져도 EMC(Electromagnetic Compatibility) 시험을 통과한 것은 아니므로, 파형 개선과 시험 결과를 구분합니다. 개선이 없으면 더 느린 단계만 반복하지 말고 기준 상태로 돌아갈 수 있게 유지한 채 다른 경로를 조사합니다. 포트·표준·전후 설정·부하·파형·타이밍 판정을 함께 기록합니다.

작업 순서를 다시 확인합니다

FPGA 출력의 전압 변화 속도를 바꿀 때는 핀 설정과 수신 타이밍을 확인합니다 — 설명용 도해
FPGA 출력의 전압 변화 속도를 바꿀 때는 핀 설정과 수신 타이밍을 확인합니다 — 설명용 도해 · 클릭하면 확대됩니다.