먼저 알아둘 용어
디커플링(decoupling)·전류 루프(loop) — 디커플링 커패시터는 IC의 빠른 전류 요구를 가까이에서 돕고 전원 변동을 줄입니다. 전류 루프는 커패시터에서 IC로 가고 접지를 거쳐 다시 돌아오는 전체 경로입니다.
비아(via)·ESR(Equivalent Series Resistance)·ESL(Equivalent Series Inductance) — 비아는 층 사이를 잇는 도금 연결입니다. ESR과 ESL은 커패시터 및 연결에 존재하는 등가 직렬 저항·인덕턴스(inductance)입니다. 높은 주파수에서는 용량값뿐 아니라 이 연결 성분도 중요합니다.
노드(node)·직렬·병렬 — 노드는 전기적으로 같은 연결점입니다. 두 부품이 같은 두 노드를 공유하면 병렬이며, 외형상 포개졌거나 나란히 있다는 사실만으로 회로 연결을 판단할 수 없습니다.
실장 인덕턴스(inductance) — 커패시터 내부뿐 아니라 패드(pad)·연결 동박·비아가 더하는 인덕턴스입니다. 비아 지름·수와 전원·귀환의 상대 위치를 함께 검토합니다.
앞면과 뒷면을 같은 루프 기준으로 비교합니다
먼저 커패시터가 어느 IC 전원 핀(pin)에 연결되는지 확인하고 짧고 직접적인 전원·접지 연결을 만듭니다. 앞면에서 먼 우회가 필요한 경우 뒷면 배치도 후보가 됩니다. 이때 몸체 중심 거리만 줄이지 말고 층 전환 비아와 기판을 통과하는 연결, 실제 귀환까지 포함해 비교합니다.
뒷면에 부품을 놓을 수 있는 조립 공정인지, 케이스·스페이서·다른 부품과 간섭이 없는지 확인합니다. 뒷면 배치가 언제나 더 우수한 것은 아닙니다. 커패시터의 양쪽 패드에서 시작해 IC와 돌아오는 경로를 실제 적층 위에서 추적합니다.
용량을 늘리기 전에 핀 전압과 연결을 확인합니다
멀리 있는 큰 커패시터가 가까운 작은 커패시터의 빠른 전류 공급을 항상 대신하지는 못합니다. 실제 커패시터에는 ESR·ESL이 있어 주파수별 역할이 달라집니다. 여러 용량을 병렬로 놓는 방식도 자동 처방이 아니며 대상 IC 요구와 전원망의 응답을 함께 검토합니다.
가까이 배치했는데도 리셋(reset)이 반복된다면 부품을 더 붙이기 전에 실제 IC 전원 핀과 가까운 귀환점에서 같은 동작의 전압을 확인합니다. 공급 전압 강하, 연결 손실, 루프 문제를 나누고, 변경 전후의 최소 전압·변동·기능을 비교합니다.
배치 변경의 근거를 남깁니다
앞면과 뒷면 후보마다 전원 경로, 귀환 경로, 층 전환, 조립·기구 조건을 표시합니다. 최종 제조 데이터에도 연결이 반영되었는지 확인하고 같은 부하 변화 조건에서 동작을 재검증합니다. 겉보기 거리의 감소가 실제 전원 성능의 개선인지 확인하는 단계입니다.
디커플링을 추가할 때는 두 끝의 배선을 함께 줄입니다
완성 기판에 커패시터를 보완할 때에는 먼저 해당 IC의 전원과 리턴 노드, 필요한 용량·정격을 확인합니다. 가까워 보이는 핀의 위치나 몸체 마킹만으로 연결을 추정하지 않습니다. 도선은 먼저 성형해 작업 중 부품과 패드를 당기지 않게 준비하고, 적합한 팁(tip)과 플럭스(flux)로 한쪽을 고정한 뒤 다른 쪽을 접합합니다.
전원 쪽 도선만 짧게 해도 리턴 쪽이 길면 전체 루프가 길어질 수 있습니다. 가는 점퍼(jumper)선에도 인덕턴스가 있으므로 추가한 커패시터가 원하는 주파수에서 효과를 내는지 실제 같은 부하·측정 조건에서 비교합니다. 냉각·세정 뒤 주변 핀과의 단락, 움직일 때 접촉 가능성과 기계적 고정을 확인합니다. 선으로 연결했다는 사실만으로 노이즈 개선이 보장되지는 않습니다.
저항이나 커패시터를 포개어 접합한 구조를 검사할 때에도 물리적 높이보다 각 단자가 연결된 노드를 먼저 그립니다. 두 단자가 같은 두 노드를 공유하는지, 한 중간 노드로 이어지고 다른 분기가 있는지 확인해야 병렬·직렬 관계를 판단할 수 있습니다. 가려진 연결은 회로도와 전원 차단 상태의 연결 검사로 확인하며, 임시 적층 구조를 검증 없이 장기 사용에 적합한 것으로 판단하지 않습니다.
BGA의 위아래 선택은 실제 전원층까지의 경로로 비교합니다
BGA(Ball Grid Array) 뒤쪽 커패시터 배치를 검토할 때는 해당 보드(board)의 전원층 위치, 연결용 비아, 커패시터 단자에서 전원층까지 이어지는 경로를 함께 확인합니다. 기판 뒷면에 있다는 이유만으로 전원층과 가깝다고 볼 수는 없습니다. 아래쪽 전원층을 쓰는 예제의 위치를 다른 적층에 그대로 옮기지 않고 부품 단자부터 실제 전원·귀환 연결까지의 경로로 비교합니다.
양 끝 바깥쪽 비아를 패드 옆으로 옮기는 안을 비교합니다
전원–접지 사이 두 단자 커패시터에서 각 패드의 실제 넷(net)을 표시합니다. 양 끝 바깥으로 뻗은 전원·접지 비아를 패드 측면으로 옮겨 두 경로를 가깝게 만들 수 있는지 비교합니다. 가까워진 비아를 길고 가는 우회 배선으로 연결하면 중심 거리만 줄어도 전체 실장 경로는 개선되지 않을 수 있습니다. 두 넷을 단락시키라는 뜻은 아닙니다.
단면에서 각 비아의 연결층과 부하까지 경로를 확인하고 드릴(drill)·패드·마스크(mask)·실장 여유를 유지합니다. 패드 안으로 홀을 옮기는 변경은 일반 측면 배치와 구분하여 충전·평탄화 등 필요한 제조 조건을 별도로 확인합니다.
지름·개수·전원과 귀환 사이 간격을 별도 변수로 둡니다
비아를 키우는 안과 원래 지름에서 간격을 줄이는 안을 따로 만듭니다. 치수 표기에서 중심 간 거리와 패드 가장자리 여유를 구분합니다. 지름 20 mil 패드 두 개의 가장자리 여유가 8~12 mil이면 중심 간격을 8~12 mil로 입력할 수는 없습니다. 다른 구조의 nH 결과를 공통값으로 사용하지 않고 실제 단면·귀환·추출 조건으로 비교합니다.
전원 비아 여러 개를 한쪽, 접지 비아 여러 개를 반대쪽에 몰아놓았다면 총수뿐 아니라 가까운 전원–귀환 쌍을 확인합니다. P–G–P–G처럼 번갈아 배치하는 후보에서도 각 넷의 필요한 비아 수와 전류 용량을 유지합니다. 점 개수를 맞추려고 기존 전원 비아 일부를 접지로 바꾸지 않습니다. 전류 경로·안티패드(antipad)·다른 면까지 대조합니다.
적층표에서 각 전원 영역과 짝을 이루는 접지면을 찾습니다
문제가 된 전원 레일(rail)의 구리 영역과 가까운 접지면이 어디에서 겹치는지, 두 면 사이의 절연층 두께가 얼마인지 표시합니다. 여러 전원층이 연속된다면 실제 귀환 구조를 더 살펴보되 층 이름과 개수만으로 결함을 확정하지 않습니다. 평면 사이 거리와 부품 표면에서 그 평면까지의 거리도 다릅니다. 평면쌍을 무조건 적층 중앙에 두는 규칙으로 처리하지 않습니다.
같은 층의 전원 영역 사이 틈, 전원–접지층 사이 두께와 전체 층수는 다른 설계값입니다. 여러 전압 영역의 넷·경계를 표시하고 그 면을 기준으로 쓰는 신호가 경계를 넘는지 확인합니다. 연속 귀환을 유지한다는 이유로 필요한 절연 영역을 연결하지 않습니다.
비아·적층 효과를 비교할 때는 같은 커패시터·부하·측정 조건에서 필요한 대역의 전원망 임피던스(impedance)와 부하 과도 시 핀 전압을 확인합니다. 함께 바뀐 지름·수·층·길이를 모두 기록하고 하나만의 효과로 단정하지 않습니다.