전자회로 실무 / 통신·등화 회로

CTLE(Continuous-time Linear Equalizer)의 커패시터는 보상 대역을 옮깁니다

케이블을 바꾸자 수신 파형의 에지가 흐려지고 인접 비트가 겹칠 수 있습니다. 수신기의 등화 설정을 높여 해결하려 해도 어떤 설정은 보상 강도 대신 보상하는 주파수 구간만 바꿉니다. 소스 저항에 병렬로 붙은 커패시터를 조정하는 CTLE에서 두 변화가 어떻게 다른지 알면 불필요한 반복 조정을 줄일 수 있습니다.

저주파보다 고주파를 상대적으로 더 통과시킵니다

연속시간 선형 등화기(CTLE, Continuous-time Linear Equalizer)는 수신 신호의 주파수별 크기를 조절해 채널 손실의 영향을 줄이는 아날로그 회로입니다. 채널(channel)은 배선·커넥터·케이블을 포함한 신호 전달 경로입니다. 고주파 손실이 크면 에지가 둔해지고 앞 비트의 영향이 다음 비트까지 남는 심벌 간 간섭(ISI, Inter-symbol Interference)이 생길 수 있습니다.

아래 그림은 원리를 보기 위한 단일 NMOS(N-channel Metal-Oxide-Semiconductor transistor) 가지입니다. NMOS는 게이트–소스 전압으로 드레인 전류를 조절하는 트랜지스터입니다. 소스(source)와 기준점 사이의 저항 R_s는 전류가 증가할 때 소스 전압을 올려 게이트–소스 전압 증가를 줄입니다. 이 국부 피드백을 소스 저항에 의한 부귀환(source degeneration)이라고 합니다. 전류 변화가 완만해지는 대신 작은 신호의 이득이 낮아집니다.

소스 저항에 병렬로 연결한 커패시터가 고주파에서 이 부귀환을 줄입니다. 그림의 R_s와 C_s는 단일 가지의 값입니다.
소스 저항에 병렬로 연결한 커패시터가 고주파에서 이 부귀환을 줄입니다. 그림의 R_s와 C_s는 단일 가지의 값입니다. · 클릭하면 확대됩니다.

그림의 R_D는 드레인에 연결한 부하 저항, C_L은 출력에 보이는 총 부하 용량입니다. R_s에 C_s를 병렬로 붙이면 저주파에서는 R_s의 영향이 크고, 고주파에서는 C_s가 더 낮은 임피던스 경로를 만들어 이 부귀환을 줄입니다. 이 때문에 저주파 대비 고주파의 상대 이득이 올라갑니다. 손실된 정보를 무제한 복구하는 장치는 아니며, 함께 들어온 고주파 잡음도 상대적으로 커질 수 있습니다.

C_s를 바꿔도 두 이득의 비는 그대로입니다

트랜지스터의 상호컨덕턴스(transconductance) g_m은 게이트–소스 전압 변화에 대한 드레인 전류 변화의 비이며 단위는 S, 즉 A/V입니다. 여기서는 소신호 모델에서 몸체 효과와 유한 출력 저항, 다른 기생 용량을 우선 무시합니다. 그림의 단일 가지에서 입력 전압 변화에 대한 드레인으로 들어가는 전류 변화의 비 G_m(s)는 다음과 같습니다.

G_m(s) = g_m(1+sR_sC_s)/(1+g_mR_s+sR_sC_s)

α = 1+g_mR_s, f_z = 1/(2πR_sC_s), f_p = αf_z입니다.

s는 주파수 응답을 나타내는 라플라스 변수, f_z는 영점(zero) 주파수, f_p는 극점(pole) 주파수입니다. 이 모델에서 저주파 G_m은 g_m/α, 충분히 높은 주파수에서는 g_m에 가까워집니다. 두 값의 비 α가 상대 부스트(boost)를 정합니다. 전압 이득을 구하려면 여기에 실제 출력 부하의 주파수 응답도 반영해야 합니다.

C_s를 두 배로 늘리면 f_z와 f_p가 모두 절반으로 내려갑니다. 하지만 α에는 C_s가 없으므로 두 이득의 비는 바뀌지 않습니다. ‘부스트를 크게 했다’와 ‘부스트가 시작되는 대역을 낮췄다’를 구분해야 합니다.

한 가지 수치로 두 조정을 비교합니다

설명용으로 g_m = 20 mS, R_s = 100 Ω이면 α = 3입니다. 상대 부스트는 20 log₁₀(3) ≈ 9.54 dB입니다. dB는 여기서 전압 또는 전류 진폭비를 로그로 표현한 값이며, 절대 전압이 아닙니다.

C_s영점 f_z극점 f_p상대 부스트
2 pF약 796 MHz입니다.약 2.39 GHz입니다.약 9.54 dB입니다.
4 pF약 398 MHz입니다.약 1.19 GHz입니다.약 9.54 dB입니다.
C_s만 바꾸면 상대 이득 곡선이 주파수 축을 따라 이동합니다. 두 끝의 이득 차이는 같습니다. 실제 출력의 추가 고주파 감쇠는 이 단순 모델에서 제외했습니다.
C_s만 바꾸면 상대 이득 곡선이 주파수 축을 따라 이동합니다. 두 끝의 이득 차이는 같습니다. 실제 출력의 추가 고주파 감쇠는 이 단순 모델에서 제외했습니다. · 클릭하면 확대됩니다.

차동 회로의 소스 사이에 연결된 부품값을 위 식에 그대로 넣지는 않습니다. 차동 회로를 반쪽 회로로 바꾸면 저항과 커패시터의 등가값이 달라집니다. 회로도에서 정의한 R_s·C_s가 전체 차동 연결값인지, 단일 가지 값인지 먼저 확인합니다.

파형이 가장 커지는 설정을 목표로 삼지 않습니다

  1. 채널 손실과 수신 신호의 입력 범위를 확인합니다. 진폭이 너무 작거나 이미 클리핑(clipping)된 신호는 등화 설정만으로 복구할 수 없습니다. 클리핑은 회로가 처리할 수 있는 범위를 넘어 파형 일부가 잘리는 현상입니다.
  2. C_s를 바꿔 채널 손실이 커지는 대역과 보상 대역을 맞춥니다. 같은 입력 진폭·데이터 패턴·측정 위치를 유지합니다.
  3. 보상 대역을 움직여도 고주파 부족이 남으면 부스트 한계인지 확인합니다. R_s나 g_m을 바꾸면 α도 달라지지만 저주파 이득, 바이어스와 선형성도 다시 확인해야 합니다.
  4. 필요한 경우 여러 등화 단을 검토하되 전체 잡음·전력·포화·추가 극점을 함께 계산합니다. 단 수를 늘리는 것만으로 충분하다고 판단하지 않습니다.
  5. 여러 비트의 파형을 한 주기 위에 겹쳐 표시한 아이 다이어그램(eye diagram)에서 전압·시간 여유를 봅니다. 다양한 데이터 패턴의 오류율도 비교합니다. 최고점이 커져도 잡음과 목표값을 넘는 오버슈트(overshoot)가 늘면 판정은 나빠질 수 있습니다.

최종 기록에는 커패시터 설정만 적지 말고 채널 조건, 바이어스, 상대 부스트와 실제 수신 성능을 함께 남깁니다. 다른 케이블에서 재조정할 때도 어떤 설정이 대역을 바꾸고 어떤 설정이 이득비를 바꾸는지 구분할 수 있습니다.