8Gb 다음의 폭·패키지·개정을 확인합니다
같은 8Gb라도 x4·x8·x16은 주소 구조가 다릅니다. 여기서는 보존된 Micron 8Gb DDR4 SDRAM Rev. T(2021년 9월)의 MT40A2G4·MT40A1G8·MT40A512M16을 읽습니다. 현재 모든 DDR4에 적용되는 보증값은 아닙니다. 설계에 사용할 때에는 공식 부품 목록에서 전체 주문 번호, 속도·온도 등급, 패키지와 die revision을 고르고 그 부품의 최신 문서를 확인합니다. 문서에 나열된 옵션을 임의로 조합할 수는 없습니다.
| 장치 폭 | 용량 구성 | bank group × bank | bank당 page |
|---|---|---|---|
| x4 | 2G × 4 | 4 × 4 | 512B |
| x8 | 1G × 8 | 4 × 4 | 1KB |
| x16 | 512M × 16 | 2 × 4 | 2KB |
이 표는 Rev. T 2쪽 표 2의 주소 구성을 간추린 것입니다. page size는 한 bank의 열린 row에 대응하며, OS의 가상 메모리 페이지나 DIMM 전체 용량이 아닙니다. 장치 폭을 DIMM의 전체 버스 폭으로 읽지 않습니다.
명령 대상과 모드를 붙여 타이밍을 읽습니다
ACT: row 열기
READ / WRITE: column 접근
PRE: row 닫기
이는 명령 합법성 검증기가 아닙니다. 원문 36쪽의 간략 상태도도 다중 bank와 ODT의 모든 상황을 담지 않는다고 밝힙니다. REFRESH·self refresh·power-down의 출입 조건도 별도로 확인합니다.
Rev. T의 -062E, DDR4-3200 예는 tCK=0.625 ns와 CL=22, tAA·tRCD·tRP=13.75 ns를 제시합니다. 22 × 0.625 = 13.75 ns는 이 조합을 확인하는 산술입니다. 다른 speed bin의 CL·ns 제한을 섞지 않으며, 앞쪽 요약 표뿐 아니라 상세 표와 각주를 적용합니다. tRCD는 ACT에서 열 명령까지, tRP는 PRE 뒤 다음 ACT까지, tRAS는 row 활성 유지, tRFC는 refresh 뒤 대기를 제한하므로 서로 대체할 수 없습니다.
열 명령의 대상 bank group이 다르면 tCCD_S, 같으면 tCCD_L을 확인합니다(379쪽). preamble과 write CRC 설정도 제약을 바꿉니다. 예를 들어 이 문서의 write CRC와 1tCK WRITE preamble 조합에서는 tCCD 4클록을 허용하지 않습니다(168쪽). 2tCK READ preamble에서는 5클록 제한이 별도로 있습니다(181쪽). 한 개의 고정 간격만으로 모든 연속 명령을 검증하지 않습니다.
온도·TCR·fine-granularity 모드를 나눕니다
145쪽의 TCR을 끈 정상 동작, 기본 fixed 1x 외부 REFRESH 예는 case temperature TC에 따라 다음 평균 간격을 요구합니다. 허용되는 명령 지연·모아 보내기 조건은 REFRESH 절을 별도로 적용합니다.
| TC 범위 | 기본 외부 tREFI |
|---|---|
| TC ≤ 85°C | 7.8 µs |
| 85°C < TC ≤ 95°C | 3.9 µs |
| 95°C < TC ≤ 105°C | 1.95 µs |
105°C 행이 있다고 모든 온도 등급의 부품을 거기까지 사용할 수 있는 것은 아닙니다. 선택한 주문 번호의 허용 TC 안에서 적용합니다. fine-granularity 2x·4x 모드는 tREFI와 tRFC를 함께 바꾸므로 온도 대응의 “2배 빈도”와 모드 이름을 혼동하지 않습니다(147–148쪽). TCR을 켜도 컨트롤러의 외부 REFRESH가 사라지지 않습니다. 선택한 온도 모드에 맞춰 명령을 공급하고 DRAM이 내부 동작을 조정합니다. 이것을 self refresh 진입과 같은 동작으로 보지 않습니다.
패키지 표와 전류 표는 시험 조건까지 읽습니다
x4·x8 패키지 표 133의 각주 1은 그 값이 생산 시험 대상이 아닌 설계·특성 분석의 참고값이며, 시스템 신호 시뮬레이션에는 Micron 패키지 모델을 쓰라고 명시합니다(301–302쪽). 숫자 하나를 PCB 임피던스·배선 길이의 합격 기준으로 옮기지 않습니다. 컨트롤러·DRAM·패키지·기판 적층·비아·종단을 실제 채널로 묶어 비교합니다.
IDD·IPP도 정해진 부하와 패턴의 시간 평균 전류입니다(306쪽 이후). VDD·VPP를 구분하고 실제 읽기·쓰기·idle·refresh의 비율과 온도·전압을 붙여 전력 예산을 잡습니다. 한 행을 응용 전체 소비전력으로 단정하지 않습니다. Micron DRAM 전력 계산 자료는 출발점이며 이 글에서 계산기를 실행하거나 보드 전력을 측정한 것은 아닙니다.
설정과 근거를 한 묶음으로 남깁니다
| 결정 | 남길 근거 |
|---|---|
| 부품 | 전체 주문 번호·폭·패키지·die revision·온도 등급·문서 개정 |
| 컨트롤러 | 전송률·CL/CWL·mode register·bank/group 주소 맵 |
| 검증 | 대상 명령·bank·단위·각주·경계값 |
| 전력·refresh | 최대 TC·모드·self refresh·실제 접근 패턴 |
| 채널 | 전원·Vref·ODT/ZQ·패키지 모델·기판과 측정 조건 |
중앙 검토에서는 위 설명에 쓰인 고정 문서의 선택 쪽과 표·각주를 직접 대조했습니다. 391쪽 모든 셀의 독립 검증이나 최신 비공개 개정과의 비교를 뜻하지 않습니다. 원본 PDF·도표는 재게시하지 않습니다. 부품 구조는 DRAM 구조, 신호별 기준전압은 DDR4 Vref 진단으로 이어집니다.
English summary. Match the exact part, revision, speed bin and mode before using a number. Bank-group timing, temperature-dependent refresh and package-model footnotes constrain the interpretation of the historical Rev. T example.