← Documents Documentation/iio/ad7191.rst GitHub 원문 ↗

Linux 6.18.37 · IIO

AD7191 driver

AD7191 24비트 Σ-Δ ADC의 ODR·PGA 핀 설정, clock·SPI·전원 요구와 IIO 채널·버퍼를 설명합니다.

Source pathDocumentation/iio/ad7191.rst
Source versionLinux v6.18.37
TranslationDUJINLABS 전문 번역 + 해설

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약·해설

ad7191.rst:1-119

AD7191은 두 differential 입력과 온도 센서를 가진 24비트 Σ-Δ ADC입니다. ODR와 PGA는 각각 GPIO 또는 pin strap 중 하나로 설정하고, DOUT/RDY interrupt와 SPI mode 3을 사용해 triggered buffer를 구동합니다.

문서 개요
항목값
SourceDocumentation/iio/ad7191.rst
분량119 source lines
ODR10, 50, 60, 120 Hz
PGA1x, 8x, 64x, 128x

원문 분량과 핵심 검토 대상을 요약합니다.

핵심 흐름
ODR·PGA 제어 방식 선택Clock과 세 전원 설정SPI mode 3·DOUT/RDY 연결채널 선택Triggered buffer 수집

장치 설정과 수집 순서를 압축합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기
1 .. SPDX-License-Identifier: GPL-2.0-only
2
3 =============
4 AD7191 driver
5 =============
6
7 Device driver for Analog Devices AD7191 ADC.
8
9 Supported devices
10 =================
11
12 * `AD7191 <https://www.analog.com/AD7191>`_
13
14 The AD7191 is a high precision, low noise, 24-bit Σ-Δ ADC with integrated PGA.
15 It features two differential input channels, an internal temperature sensor, and
16 configurable sampling rates.
17
18 Devicetree
19 ==========
20
21 Pin Configuration
22 -----------------
23
24 The driver supports both pin-strapped and GPIO-controlled configurations for ODR
25 (Output Data Rate) and PGA (Programmable Gain Amplifier) settings. These
26 configurations are mutually exclusive - you must use either pin-strapped or GPIO
27 control for each setting, not both.
28
29 ODR Configuration
30 ^^^^^^^^^^^^^^^^^
31
32 The ODR can be configured either through GPIO control or pin-strapping:
33
34 - When using GPIO control, specify the "odr-gpios" property in the device tree
35 - For pin-strapped configuration, specify the "adi,odr-value" property in the
36 device tree
37
38 Available ODR settings:
39
40 - 120 Hz (ODR1=0, ODR2=0)
41 - 60 Hz (ODR1=0, ODR2=1)
42 - 50 Hz (ODR1=1, ODR2=0)
43 - 10 Hz (ODR1=1, ODR2=1)
44
45 PGA Configuration
46 ^^^^^^^^^^^^^^^^^
47
48 The PGA can be configured either through GPIO control or pin-strapping:
49
50 - When using GPIO control, specify the "pga-gpios" property in the device tree
51 - For pin-strapped configuration, specify the "adi,pga-value" property in the
52 device tree
53
54 Available PGA gain settings:
55
56 - 1x (PGA1=0, PGA2=0)
57 - 8x (PGA1=0, PGA2=1)
58 - 64x (PGA1=1, PGA2=0)
59 - 128x (PGA1=1, PGA2=1)
60
61 Clock Configuration
62 -------------------
63
64 The AD7191 supports both internal and external clock sources:
65
66 - When CLKSEL pin is tied LOW: Uses internal 4.92MHz clock (no clock property
67 needed)
68 - When CLKSEL pin is tied HIGH: Requires external clock source
69 - Can be a crystal between MCLK1 and MCLK2 pins
70 - Or a CMOS-compatible clock driving MCLK2 pin
71 - Must specify the "clocks" property in device tree when using external clock
72
73 SPI Interface Requirements
74 --------------------------
75
76 The AD7191 has specific SPI interface requirements:
77
78 - The DOUT/RDY output is dual-purpose and requires SPI bus locking
79 - DOUT/RDY must be connected to an interrupt-capable GPIO
80 - The SPI controller's chip select must be connected to the PDOWN pin of the ADC
81 - When CS (PDOWN) is high, the device powers down and resets internal circuitry
82 - SPI mode 3 operation (CPOL=1, CPHA=1) is required
83
84 Power Supply Requirements
85 -------------------------
86
87 The device requires the following power supplies:
88
89 - AVdd: Analog power supply
90 - DVdd: Digital power supply
91 - Vref: Reference voltage supply (external)
92
93 All power supplies must be specified in the device tree.
94
95 Channel Configuration
96 =====================
97
98 The device provides three channels:
99
100 1. Temperature Sensor
101 - 24-bit unsigned
102 - Internal temperature measurement
103 - Temperature in millidegrees Celsius
104
105 2. Differential Input (AIN1-AIN2)
106 - 24-bit unsigned
107 - Differential voltage measurement
108 - Configurable gain via PGA
109
110 3. Differential Input (AIN3-AIN4)
111 - 24-bit unsigned
112 - Differential voltage measurement
113 - Configurable gain via PGA
114
115 Buffer Support
116 ==============
117
118 This driver supports IIO triggered buffers. See Documentation/iio/iio_devbuf.rst
119 for more information about IIO triggered buffers.
120

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

AD7191 ADC 개요

1-17

이 문서는 Analog Devices AD7191 ADC의 장치 드라이버를 설명합니다.

AD7191은 통합 PGA를 갖춘 고정밀 저잡음 24비트 Σ-Δ ADC입니다. Differential 입력 채널 두 개, 내부 온도 센서와 설정 가능한 샘플링 속도를 제공합니다.

AD7191 핵심 기능
항목사양
변환기24-bit Σ-Δ ADC
아날로그 프런트엔드Integrated PGA
전압 입력2 differential channels
추가 센서Internal temperature sensor
샘플링Configurable ODR

장치의 변환·입력 기능을 요약합니다.

.. SPDX-License-Identifier: GPL-2.0-only

=============
AD7191 driver
=============

Device driver for Analog Devices AD7191 ADC.

Supported devices
=================

* `AD7191 <https://www.analog.com/AD7191>`_

The AD7191 is a high precision, low noise, 24-bit Σ-Δ ADC with integrated PGA.
It features two differential input channels, an internal temperature sensor, and
configurable sampling rates.

Device Tree 핀, clock, SPI와 전원 구성

18-93

드라이버는 ODR(Output Data Rate)과 PGA 설정 모두에 pin-strapped 방식과 GPIO 제어 방식을 지원합니다. 각 설정은 두 방식이 상호 배타적이므로 pin strap 또는 GPIO 중 하나만 사용해야 합니다.

ODR을 GPIO로 제어할 때는 Device Tree에 `odr-gpios`, pin-strapped일 때는 `adi,odr-value`를 지정합니다.

AD7191 ODR 핀 조합
ODR1ODR2Output Data Rate
00120Hz
0160Hz
1050Hz
1110Hz

ODR1·ODR2 상태가 선택하는 출력 데이터 속도입니다.

PGA를 GPIO로 제어할 때는 `pga-gpios`, pin-strapped일 때는 `adi,pga-value`를 지정합니다.

AD7191 PGA 핀 조합
PGA1PGA2Gain
001x
018x
1064x
11128x

PGA1·PGA2 상태가 선택하는 gain입니다.

핀 설정 방식 선택
설정GPIO 제어Pin-strapped
ODR`odr-gpios``adi,odr-value`
PGA`pga-gpios``adi,pga-value`

ODR과 PGA에서 GPIO·strap 속성을 혼용하지 않습니다.

CLKSEL 핀을 LOW에 묶으면 내부 4.92MHz clock을 사용하므로 clock 속성이 필요 없습니다. HIGH에 묶으면 외부 clock이 필요합니다. MCLK1과 MCLK2 사이의 crystal 또는 MCLK2를 구동하는 CMOS 호환 clock을 사용할 수 있으며 Device Tree에 `clocks` 속성을 지정해야 합니다.

AD7191 clock 선택
CLKSELClock sourceDevice Tree
LOW내부 4.92MHz`clocks` 불필요
HIGHMCLK1-MCLK2 crystal 또는 MCLK2 CMOS clock`clocks` 필수

CLKSEL 상태와 필요한 외부 구성입니다.

AD7191의 DOUT/RDY 출력은 두 가지 용도를 겸하므로 SPI bus locking이 필요하고 interrupt-capable GPIO에 연결해야 합니다.

SPI 컨트롤러 chip select는 ADC의 PDOWN 핀에 연결해야 합니다. CS(PDOWN)가 high이면 장치가 power down되고 내부 회로가 reset됩니다. SPI mode 3, 즉 CPOL=1과 CPHA=1이 필수입니다.

AD7191 SPI 요구사항
항목요구사항
DOUT/RDYSPI bus locking, interrupt-capable GPIO 연결
Controller CSADC PDOWN 핀에 연결
CS/PDOWN highPower down 및 내부 회로 reset
SPI modeMode 3, CPOL=1, CPHA=1

Ready 신호와 power-down을 포함한 연결 조건입니다.

장치는 AVdd 아날로그 전원, DVdd 디지털 전원과 외부 Vref 기준 전압을 요구합니다. 세 전원을 모두 Device Tree에 지정해야 합니다.

AD7191 전원
Supply역할
AVddAnalog power
DVddDigital power
VrefExternal reference voltage

필수 supply 세 종류입니다.

Devicetree
==========

Pin Configuration
-----------------

The driver supports both pin-strapped and GPIO-controlled configurations for ODR
(Output Data Rate) and PGA (Programmable Gain Amplifier) settings. These
configurations are mutually exclusive - you must use either pin-strapped or GPIO
control for each setting, not both.

ODR Configuration
^^^^^^^^^^^^^^^^^

The ODR can be configured either through GPIO control or pin-strapping:

- When using GPIO control, specify the "odr-gpios" property in the device tree
- For pin-strapped configuration, specify the "adi,odr-value" property in the
  device tree

Available ODR settings:

  - 120 Hz (ODR1=0, ODR2=0)
  - 60 Hz (ODR1=0, ODR2=1)
  - 50 Hz (ODR1=1, ODR2=0)
  - 10 Hz (ODR1=1, ODR2=1)

PGA Configuration
^^^^^^^^^^^^^^^^^

The PGA can be configured either through GPIO control or pin-strapping:

- When using GPIO control, specify the "pga-gpios" property in the device tree
- For pin-strapped configuration, specify the "adi,pga-value" property in the
  device tree

Available PGA gain settings:

  - 1x (PGA1=0, PGA2=0)
  - 8x (PGA1=0, PGA2=1)
  - 64x (PGA1=1, PGA2=0)
  - 128x (PGA1=1, PGA2=1)

Clock Configuration
-------------------

The AD7191 supports both internal and external clock sources:

- When CLKSEL pin is tied LOW: Uses internal 4.92MHz clock (no clock property
  needed)
- When CLKSEL pin is tied HIGH: Requires external clock source
  - Can be a crystal between MCLK1 and MCLK2 pins
  - Or a CMOS-compatible clock driving MCLK2 pin
  - Must specify the "clocks" property in device tree when using external clock

SPI Interface Requirements
--------------------------

The AD7191 has specific SPI interface requirements:

- The DOUT/RDY output is dual-purpose and requires SPI bus locking
- DOUT/RDY must be connected to an interrupt-capable GPIO
- The SPI controller's chip select must be connected to the PDOWN pin of the ADC
- When CS (PDOWN) is high, the device powers down and resets internal circuitry
- SPI mode 3 operation (CPOL=1, CPHA=1) is required

Power Supply Requirements
-------------------------

The device requires the following power supplies:

- AVdd: Analog power supply
- DVdd: Digital power supply
- Vref: Reference voltage supply (external)

All power supplies must be specified in the device tree.

IIO 채널과 triggered buffer

94-119

장치는 세 채널을 제공합니다. 내부 온도 센서 하나와 differential 전압 입력 두 개입니다.

온도 센서는 24비트 unsigned 내부 온도 측정값을 제공하고 단위는 섭씨 밀리도입니다.

AIN1-AIN2와 AIN3-AIN4는 각각 24비트 unsigned differential 전압 측정 채널이며 PGA를 통해 gain을 설정할 수 있습니다.

AD7191 IIO 채널
채널형식측정설정
Temperature sensor24-bit unsigned내부 온도, millidegrees Celsius-
AIN1-AIN224-bit unsignedDifferential voltagePGA gain
AIN3-AIN424-bit unsignedDifferential voltagePGA gain

세 채널의 데이터 형식과 측정 대상입니다.

드라이버는 IIO triggered buffer를 지원합니다. 자세한 일반 설명은 `Documentation/iio/iio_devbuf.rst`를 참조합니다.

AD7191 buffered acquisition
ODR와 PGA 구성DOUT/RDY interrupt 대기선택 채널 변환 결과 읽기IIO triggered buffer에 저장

Ready interrupt를 트리거로 채널 데이터를 버퍼에 전달합니다.


Channel Configuration
=====================

The device provides three channels:

1. Temperature Sensor
   - 24-bit unsigned
   - Internal temperature measurement
   - Temperature in millidegrees Celsius

2. Differential Input (AIN1-AIN2)
   - 24-bit unsigned
   - Differential voltage measurement
   - Configurable gain via PGA

3. Differential Input (AIN3-AIN4)
   - 24-bit unsigned
   - Differential voltage measurement
   - Configurable gain via PGA

Buffer Support
==============

This driver supports IIO triggered buffers. See Documentation/iio/iio_devbuf.rst
for more information about IIO triggered buffers.