Qualcomm SM8650 and Other SoCs UFS Controllers

Qualcomm SM8650 계열 UFS controller

GPL-2.0-only 또는 BSD-2-Clause 이중 라이선스의 이 스키마는 Qualcomm SM8650 및 다른 최신 SoC의 UFS controller를 정의합니다. 관리자는 Bjorn Andersson입니다.

Kaanapali·SM8650·SM8750 선택

이 스키마는 모든 `jedec,ufs-2.0` 장치가 아니라 `compatible`에 `qcom,kaanapali-ufshc`, `qcom,sm8650-ufshc`, `qcom,sm8750-ufshc` 가운데 하나가 포함된 node만 선택합니다. `compatible`은 필수입니다.

# Select only our matches, not all jedec,ufs-2.0
select:
  properties:
    compatible:
      contains:
        enum:
          - qcom,kaanapali-ufshc
          - qcom,sm8650-ufshc
          - qcom,sm8750-ufshc
  required:
    - compatible

MCQ register, 8 clocks 및 inline crypto

`compatible`은 SoC별 값 뒤에 `qcom,ufshc`와 `jedec,ufs-2.0`을 순서대로 둡니다. `reg`는 1~2개이고 `reg-names`는 표준 register `std`와 선택적인 Multi-Circular Queue register `mcq` 순서입니다.

Clock은 정확히 8개이며 이름은 `core_clk`, `bus_aggr_clk`, `iface_clk`, `core_clk_unipro`, `ref_clk`, `tx_lane0_sync_clk`, `rx_lane0_sync_clk`, `rx_lane1_sync_clk` 순서입니다. `qcom,ice`는 Inline Crypto Engine node의 phandle입니다. 필수 속성은 `compatible`과 `reg`이고, 공통 속성은 `qcom,ufs-common.yaml`을 참조하며 평가되지 않은 추가 속성은 허용하지 않습니다.

properties:
  compatible:
    items:
      - enum:
          - qcom,kaanapali-ufshc
          - qcom,sm8650-ufshc
          - qcom,sm8750-ufshc
      - const: qcom,ufshc
      - const: jedec,ufs-2.0

  reg:
    minItems: 1
    maxItems: 2

  reg-names:
    minItems: 1
    items:
      - const: std
      - const: mcq

  clocks:
    minItems: 8
    maxItems: 8

  clock-names:
    items:
      - const: core_clk
      - const: bus_aggr_clk
      - const: iface_clk
      - const: core_clk_unipro
      - const: ref_clk
      - const: tx_lane0_sync_clk
      - const: rx_lane0_sync_clk
      - const: rx_lane1_sync_clk

  qcom,ice:
    $ref: /schemas/types.yaml#/definitions/phandle
    description: phandle to the Inline Crypto Engine node

required:
  - compatible
  - reg

allOf:
  - $ref: qcom,ufs-common.yaml

unevaluatedProperties: false

SM8650 UFS resource 예제

예제 `ufshc@1d84000`은 `qcom,sm8650-ufshc`, `qcom,ufshc`, `jedec,ufs-2.0` compatible chain, 0x3000-byte register 영역, level-high GIC SPI interrupt 265를 사용합니다. AXI, aggregate AXI, AHB, UniPro core, TCSR pad reference, TX symbol lane 0, RX symbol lane 0과 lane 1 clock을 스키마 순서대로 연결합니다.

`GCC_UFS_PHY_BCR` reset과 `rst` 이름, active-low TLMM GPIO 210 reset을 선언합니다. `ufs-ddr` interconnect에는 `QCOM_ICC_TAG_ALWAYS`, `cpu-ufs`에는 `QCOM_ICC_TAG_ACTIVE_ONLY`를 사용합니다. Power domain은 `UFS_PHY_GDSC`, 기본 required OPP는 `rpmhpd_opp_nom`, OPP table phandle은 `ufs_opp_table`입니다.

Apps SMMU stream은 0x60이고 방향당 lane은 2개입니다. `qcom,ice`는 `ice` node, PHY는 `ufs_mem_phy`를 `ufsphy` 이름으로 연결하며 `#reset-cells`는 1입니다. `vcc-supply`의 최대 전류는 1,100,000 microamps, `vccq-supply`는 1,200,000 microamps입니다.

examples:
  - |
    #include <dt-bindings/clock/qcom,sm8650-gcc.h>
    #include <dt-bindings/clock/qcom,sm8650-tcsr.h>
    #include <dt-bindings/clock/qcom,rpmh.h>
    #include <dt-bindings/gpio/gpio.h>
    #include <dt-bindings/interconnect/qcom,icc.h>
    #include <dt-bindings/interconnect/qcom,sm8650-rpmh.h>
    #include <dt-bindings/interrupt-controller/arm-gic.h>

    soc {
        #address-cells = <2>;
        #size-cells = <2>;

        ufshc@1d84000 {
            compatible = "qcom,sm8650-ufshc", "qcom,ufshc", "jedec,ufs-2.0";
            reg = <0x0 0x01d84000 0x0 0x3000>;

            interrupts = <GIC_SPI 265 IRQ_TYPE_LEVEL_HIGH 0>;

            clocks = <&gcc GCC_UFS_PHY_AXI_CLK>,
                     <&gcc GCC_AGGRE_UFS_PHY_AXI_CLK>,
                     <&gcc GCC_UFS_PHY_AHB_CLK>,
                     <&gcc GCC_UFS_PHY_UNIPRO_CORE_CLK>,
                     <&tcsr TCSR_UFS_PAD_CLKREF_EN>,
                     <&gcc GCC_UFS_PHY_TX_SYMBOL_0_CLK>,
                     <&gcc GCC_UFS_PHY_RX_SYMBOL_0_CLK>,
                     <&gcc GCC_UFS_PHY_RX_SYMBOL_1_CLK>;
            clock-names = "core_clk",
                          "bus_aggr_clk",
                          "iface_clk",
                          "core_clk_unipro",
                          "ref_clk",
                          "tx_lane0_sync_clk",
                          "rx_lane0_sync_clk",
                          "rx_lane1_sync_clk";

            resets = <&gcc GCC_UFS_PHY_BCR>;
            reset-names = "rst";
            reset-gpios = <&tlmm 210 GPIO_ACTIVE_LOW>;

            interconnects = <&aggre1_noc MASTER_UFS_MEM QCOM_ICC_TAG_ALWAYS
                             &mc_virt SLAVE_EBI1 QCOM_ICC_TAG_ALWAYS>,
                            <&gem_noc MASTER_APPSS_PROC QCOM_ICC_TAG_ACTIVE_ONLY
                             &config_noc SLAVE_UFS_MEM_CFG QCOM_ICC_TAG_ACTIVE_ONLY>;
            interconnect-names = "ufs-ddr",
                         "cpu-ufs";

            power-domains = <&gcc UFS_PHY_GDSC>;
            required-opps = <&rpmhpd_opp_nom>;

            operating-points-v2 = <&ufs_opp_table>;

            iommus = <&apps_smmu 0x60 0>;

            lanes-per-direction = <2>;
            qcom,ice = <&ice>;

            phys = <&ufs_mem_phy>;
            phy-names = "ufsphy";

            #reset-cells = <1>;

            vcc-supply = <&vreg_l7b_2p5>;
            vcc-max-microamp = <1100000>;
            vccq-supply = <&vreg_l9b_1p2>;
            vccq-max-microamp = <1200000>;

100·201.5·403 MHz OPP table

`ufs_opp_table`은 `operating-points-v2`를 사용합니다. `opp-100000000`은 첫 번째 `core_clk`와 네 번째 `core_clk_unipro`를 100 MHz로 설정하고 `rpmhpd_opp_low_svs`를 요구합니다. `opp-201500000`은 같은 두 clock을 201.5 MHz로 설정하고 `rpmhpd_opp_svs`를 요구합니다. `opp-403000000`은 두 clock을 403 MHz로 설정하고 `rpmhpd_opp_nom`을 요구합니다. 나머지 여섯 clock 위치는 각 OPP에서 0으로 유지됩니다.

        ufs_opp_table: opp-table {
            compatible = "operating-points-v2";

            opp-100000000 {
                opp-hz = /bits/ 64 <100000000>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <100000000>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>;
                required-opps = <&rpmhpd_opp_low_svs>;
            };

            opp-201500000 {
                opp-hz = /bits/ 64 <201500000>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <201500000>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>;
                required-opps = <&rpmhpd_opp_svs>;
            };

            opp-403000000 {
                opp-hz = /bits/ 64 <403000000>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <403000000>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>,
                         /bits/ 64 <0>;
                required-opps = <&rpmhpd_opp_nom>;
            };
        };
    };
};