NVIDIA Tegra20/30 SLINK controller | Linux 6.18.37

요약·해설, 영어 원문, 전체 번역을 구분해 실었습니다. API 이름, 코드 심벌, 소스 경로는 원문 표기를 유지합니다.

1. 요약·해설

원문의 핵심 내용을 정리하고 커널 프로그래밍에 필요한 설명을 덧붙였습니다. 아래의 전체 번역과는 별도로 작성한 해설입니다.

요약과 해설

nvidia,tegra20-slink.yaml:1-90

Tegra20/30 SLINK의 power domain, reset, DMA와 최대 속도를 설명합니다. 접을 수 있는 영어 원문 전체와 줄 좌표를 보존하고, 한국어 전문 번역에서는 compatible·property·phandle·clock/reset/DMA 순서·수치·예제 코드를 원형대로 유지합니다.

2. 영어 원문 전체

번역에 사용한 Linux v6.18.37 원문입니다. 줄 번호는 해당 버전의 소스 파일을 기준으로 합니다.

원문 전체 펼치기

1 # SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause)

2 %YAML 1.2

3 ---

4 $id: http://devicetree.org/schemas/spi/nvidia,tegra20-slink.yaml#

5 $schema: http://devicetree.org/meta-schemas/core.yaml#

7 title: NVIDIA Tegra20/30 SLINK controller

9 maintainers:

10 - Thierry Reding <[email protected]>

11 - Jon Hunter <[email protected]>

13 properties:

14 compatible:

15 enum:

16 - nvidia,tegra20-slink

17 - nvidia,tegra30-slink

19 reg:

20 maxItems: 1

22 interrupts:

23 maxItems: 1

25 clocks:

26 items:

27 - description: module clock

29 resets:

30 items:

31 - description: module reset

33 reset-names:

34 items:

35 - const: spi

37 dmas:

38 items:

39 - description: DMA channel used for reception

40 - description: DMA channel used for transmission

42 dma-names:

43 items:

44 - const: rx

45 - const: tx

47 operating-points-v2:

48 $ref: /schemas/types.yaml#/definitions/phandle

50 power-domains:

51 items:

52 - description: phandle to the core power domain

54 spi-max-frequency:

55 description: Maximum SPI clocking speed of the controller in Hz.

56 $ref: /schemas/types.yaml#/definitions/uint32

58 allOf:

59 - $ref: spi-controller.yaml

61 unevaluatedProperties: false

63 required:

64 - compatible

65 - reg

66 - interrupts

67 - clocks

68 - resets

69 - reset-names

70 - dmas

71 - dma-names

73 examples:

74 - |

75 #include <dt-bindings/clock/tegra20-car.h>

76 #include <dt-bindings/interrupt-controller/arm-gic.h>

78 spi@7000d600 {

79 compatible = "nvidia,tegra20-slink";

80 reg = <0x7000d600 0x200>;

81 interrupts = <GIC_SPI 82 IRQ_TYPE_LEVEL_HIGH>;

82 spi-max-frequency = <25000000>;

83 #address-cells = <1>;

84 #size-cells = <0>;

85 clocks = <&tegra_car TEGRA20_CLK_SBC2>;

86 resets = <&tegra_car 44>;

87 reset-names = "spi";

88 dmas = <&apbdma 16>, <&apbdma 16>;

89 dma-names = "rx", "tx";

90 };

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미에 맞춰 전체 내용을 번역했습니다. 코드, 함수명, 코드 심벌, URL은 원문 표기를 유지합니다.

Tegra20/30 SLINK schema

1-12

이 GPL-2.0-only 또는 BSD-2-Clause YAML schema는 NVIDIA Tegra20/30 SLINK controller를 정의합니다. Schema ID는 `http://devicetree.org/schemas/spi/nvidia,tegra20-slink.yaml#`이고 maintainer는 Thierry Reding과 Jon Hunter입니다.

Resource, power, DMA와 최대 속도

13-57

허용 compatible은 `nvidia,tegra20-slink`와 `nvidia,tegra30-slink`입니다. `reg`와 `interrupts`는 각각 최대 한 항목이고 `clocks`의 단일 항목은 module clock입니다.

`resets`의 단일 항목은 module reset이고 `reset-names`는 `spi`입니다. `dmas`의 두 항목은 reception과 transmission channel이며 `dma-names`는 순서대로 `rx`, `tx`입니다.

`operating-points-v2`는 operating-points table phandle이고 `power-domains`의 단일 항목은 core power domain phandle입니다. `spi-max-frequency`는 controller 최대 SPI clock speed를 Hz 단위로 지정합니다.

공통 schema와 필수 속성

58-72

`spi-controller.yaml`을 상속하고 `unevaluatedProperties: false`로 평가되지 않은 추가 속성을 금지합니다.

필수 속성은 `compatible`, `reg`, `interrupts`, `clocks`, `resets`, `reset-names`, `dmas`, `dma-names`입니다.

Tegra20 SLINK 예제

73-90

예제는 address `0x7000d600`, GIC SPI interrupt 82, `TEGRA20_CLK_SBC2` clock과 reset 44를 사용합니다. 최대 속도는 25MHz이고 APB DMA channel 16을 RX와 TX에 연결합니다.

#include <dt-bindings/clock/tegra20-car.h>
#include <dt-bindings/interrupt-controller/arm-gic.h>

spi@7000d600 {
    compatible = "nvidia,tegra20-slink";
    reg = <0x7000d600 0x200>;
    interrupts = <GIC_SPI 82 IRQ_TYPE_LEVEL_HIGH>;
    spi-max-frequency = <25000000>;
    #address-cells = <1>;
    #size-cells = <0>;
    clocks = <&tegra_car TEGRA20_CLK_SBC2>;
    resets = <&tegra_car 44>;
    reset-names = "spi";
    dmas = <&apbdma 16>, <&apbdma 16>;
    dma-names = "rx", "tx";
};