요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.
1. 요약·해설
원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.
2. 영어 원문 전체
번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.
원문 전체 펼치기
1
Xilinx Zynq Reset Manager
3
The Zynq AP-SoC has several different resets.
5
See Chapter 26 of the Zynq TRM (UG585) for more information about Zynq resets.
7
Required properties:
8
- compatible: "xlnx,zynq-reset"
9
- reg: SLCR offset and size taken via syscon <0x200 0x48>
10
- syscon: <&slcr>
11
This should be a phandle to the Zynq's SLCR registers.
12
- #reset-cells: Must be 1
14
The Zynq Reset Manager needs to be a childnode of the SLCR.
16
Example:
17
rstc: rstc@200 {
18
compatible = "xlnx,zynq-reset";
19
reg = <0x200 0x48>;
20
#reset-cells = <1>;
21
syscon = <&slcr>;
22
};
24
Reset outputs:
25
0 : soft reset
26
32 : ddr reset
27
64 : topsw reset
28
96 : dmac reset
29
128: usb0 reset
30
129: usb1 reset
31
160: gem0 reset
32
161: gem1 reset
33
164: gem0 rx reset
34
165: gem1 rx reset
35
166: gem0 ref reset
36
167: gem1 ref reset
37
192: sdio0 reset
38
193: sdio1 reset
39
196: sdio0 ref reset
40
197: sdio1 ref reset
41
224: spi0 reset
42
225: spi1 reset
43
226: spi0 ref reset
44
227: spi1 ref reset
45
256: can0 reset
46
257: can1 reset
47
258: can0 ref reset
48
259: can1 ref reset
49
288: i2c0 reset
50
289: i2c1 reset
51
320: uart0 reset
52
321: uart1 reset
53
322: uart0 ref reset
54
323: uart1 ref reset
55
352: gpio reset
56
384: lqspi reset
57
385: qspi ref reset
58
416: smc reset
59
417: smc ref reset
60
448: ocm reset
61
512: fpga0 out reset
62
513: fpga1 out reset
63
514: fpga2 out reset
64
515: fpga3 out reset
65
544: a9 reset 0
66
545: a9 reset 1
67
552: peri reset
3. 한국어 전문 번역
영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.
Xilinx Zynq Reset Manager
1-14Zynq AP-SoC에는 여러 종류의 reset이 있습니다. 자세한 내용은 Zynq TRM `UG585`의 26장을 참조합니다.
필수 `compatible`은 `xlnx,zynq-reset`이고, `reg`는 syscon을 통해 가져온 SLCR 오프셋과 크기인 `<0x200 0x48>`입니다. `syscon`은 Zynq SLCR 레지스터의 phandle인 `<&slcr>`이고 `#reset-cells`는 1이어야 합니다.
Zynq Reset Manager는 SLCR의 자식 노드여야 합니다.
Reset Manager 예제
15-22예제는 SLCR 안의 `0x200` 오프셋에서 0x48바이트 범위를 사용하는 한 셀 reset controller를 정의합니다.
rstc: rstc@200 {
compatible = "xlnx,zynq-reset";
reg = <0x200 0x48>;
#reset-cells = <1>;
syscon = <&slcr>;
};reset 출력 번호
23-68reset specifier에 사용하는 출력 번호와 신호 이름은 다음과 같습니다.
| 번호 | reset 신호 |
|---|---|
| 0 | soft reset |
| 32 | ddr reset |
| 64 | topsw reset |
| 96 | dmac reset |
| 128 | usb0 reset |
| 129 | usb1 reset |
| 160 | gem0 reset |
| 161 | gem1 reset |
| 164 | gem0 rx reset |
| 165 | gem1 rx reset |
| 166 | gem0 ref reset |
| 167 | gem1 ref reset |
| 192 | sdio0 reset |
| 193 | sdio1 reset |
| 196 | sdio0 ref reset |
| 197 | sdio1 ref reset |
| 224 | spi0 reset |
| 225 | spi1 reset |
| 226 | spi0 ref reset |
| 227 | spi1 ref reset |
| 256 | can0 reset |
| 257 | can1 reset |
| 258 | can0 ref reset |
| 259 | can1 ref reset |
| 288 | i2c0 reset |
| 289 | i2c1 reset |
| 320 | uart0 reset |
| 321 | uart1 reset |
| 322 | uart0 ref reset |
| 323 | uart1 ref reset |
| 352 | gpio reset |
| 384 | lqspi reset |
| 385 | qspi ref reset |
| 416 | smc reset |
| 417 | smc ref reset |
| 448 | ocm reset |
| 512 | fpga0 out reset |
| 513 | fpga1 out reset |
| 514 | fpga2 out reset |
| 515 | fpga3 out reset |
| 544 | a9 reset 0 |
| 545 | a9 reset 1 |
| 552 | peri reset |
요약과 해설
zynq-reset.txt:1-68reset provider와 consumer의 관계 및 지정자 형식을 해설하고, 접을 수 있는 영어 원문 전체와 원문 줄 좌표를 보존한 한국어 전문 번역을 제공합니다.