Microsemi Ocelot Reset | Linux 6.18.37

요약·해설, 영어 원문, 전체 번역을 구분해 실었습니다. API 이름, 코드 심벌, 소스 경로는 원문 표기를 유지합니다.

1. 요약·해설

원문의 핵심 내용을 정리하고 커널 프로그래밍에 필요한 설명을 덧붙였습니다. 아래의 전체 번역과는 별도로 작성한 해설입니다.

ocelot-reset.txt:1-19

네 compatible과 4byte reset register 예제를 정리합니다.

번역에 사용한 Linux v6.18.37 원문입니다. 줄 번호는 해당 버전의 소스 파일을 기준으로 합니다.

원문 전체 펼치기

1 Microsemi Ocelot reset controller

3 The DEVCPU_GCB:CHIP_REGS have a SOFT_RST register that can be used to reset the

4 SoC core.

6 The reset registers are both present in the MSCC vcoreiii MIPS and

7 microchip Sparx5 armv8 SoC's.

9 Required Properties:

11 - compatible: "mscc,ocelot-chip-reset", "mscc,luton-chip-reset",

12 "mscc,jaguar2-chip-reset" or "microchip,sparx5-chip-reset"

14 Example:

15 reset@1070008 {

16 compatible = "mscc,ocelot-chip-reset";

17 reg = <0x1070008 0x4>;

18 };

영어 원문의 문단 순서와 의미에 맞춰 전체 내용을 번역했습니다. 코드, 함수명, 코드 심벌, URL은 원문 표기를 유지합니다.

1-13

`DEVCPU_GCB:CHIP_REGS`에는 SoC core를 reset하는 `SOFT_RST` register가 있습니다. 이 reset register는 MSCC vcoreiii MIPS SoC와 Microchip Sparx5 armv8 SoC 양쪽에 존재합니다.

필수 `compatible`은 다음 네 값 중 하나입니다.

14-19

Ocelot reset register를 0x1070008에 있는 4byte memory resource로 선언합니다.

reset@1070008 {
        compatible = "mscc,ocelot-chip-reset";
        reg = <0x1070008 0x4>;
};