MediaTek Gen2 PCIe Controller

MediaTek Gen2 PCIe 컨트롤러

이 문서는 MediaTek 2세대 PCIe 컨트롤러를 Device Tree에 기술하는 바인딩을 정의합니다.

공통 필수 속성

`compatible`에는 `mediatek,mt2701-pcie`, `mediatek,mt2712-pcie`, `mediatek,mt7622-pcie`, `mediatek,mt7623-pcie`, `mediatek,mt7629-pcie`, `airoha,en7523-pcie` 가운데 하나가 들어가야 합니다.

`device_type`은 반드시 `pci`여야 합니다. `reg`는 루트 포트들의 기본 주소와 길이를 담고, `reg-names`는 리소스를 찾을 때 이 영역들을 식별할 이름을 담습니다.

루트 포트 주소 표현을 위한 `#address-cells`는 3이어야 하며, 크기 표현을 위한 `#size-cells`는 2여야 합니다.

`clocks`에는 `clock-names`의 각 항목에 대응하는 엔트리가 하나씩 있어야 합니다. 자세한 내용은 `../clocks/clock-bindings.txt`를 참조하십시오.

`clock-names`의 공통 필수 항목 `sys_ckN`은 트랜잭션 계층과 데이터 링크 계층의 클록입니다. MT2701과 MT7623에 필요한 `free_ck`는 PCIe 서브시스템의 기준 클록입니다.

MT2712와 MT7622에 필요한 `ahb_ckN`은 CSR 접근과 루트 콤플렉스가 시작한 MMIO 접근에 쓰이는 AHB 슬레이브 인터페이스 동작 클록입니다.

MT7622에는 애플리케이션 계층 MMIO 채널용 `axi_ckN`, `pcie_mac_ck` 또는 `pcie_pipe_ck`가 꺼졌을 때 `pe2_mac_bridge`와 `pe2_mac_core`를 구동하는 `aux_ckN`, OBFF 기능 블록용 `obff_ckN`, LTSSM과 PHY/MAC 계층용 `pipe_ckN`도 필요합니다.

이 이름에서 `N`은 0부터 루트 포트 수보다 하나 작은 값까지 증가합니다.

`phys`는 범용 PHY 프레임워크가 사용할 PHY 지정자 목록입니다. `phy-names`는 `phys`에 적힌 PHY 수에 맞춰 `pcie-phy0`, `pcie-phy1`, ..., `pcie-phyN` 형식이어야 합니다.

`power-domains`는 주변 장치 전원을 차단하고 복구하는 전원 도메인을 가리키는 phandle과 전원 도메인 지정자의 쌍입니다.

`bus-range`는 이 컨트롤러와 연결된 버스 번호 범위이고, `ranges`는 PCI 메모리 및 I/O 영역의 변환 범위입니다.

SoC별 속성과 포트 하위 노드

MT7623과 MT2701에서는 인터럽트 표현 크기인 `#interrupt-cells`가 1이어야 합니다. 또한 표준 PCI IRQ 매핑 속성인 `interrupt-map-mask`와 `interrupt-map`이 필요하며, 자세한 설명은 표준 PCI 버스 바인딩 문서를 참조하십시오.

MT7623과 MT2701의 `resets`에는 `reset-names`의 각 항목에 대응하는 엔트리가 있어야 합니다. 자세한 내용은 `../reset/reset.txt`를 참조하십시오. `reset-names`는 루트 포트 수에 맞춰 `pcie-rst0`, `pcie-rst1`, ..., `pcie-rstN` 형식이어야 합니다.

MT2712, MT7622, MT7629의 `interrupts`에는 각 PCIe 포트마다 컨트롤러 인터럽트 출력 엔트리가 하나씩 있어야 합니다. `interrupt-names`에는 MSI 또는 INTX를 받았을 때 어서트되는 인터럽트를 나타내는 `pcie_irq`가 포함되어야 합니다.

`linux,pci-domain`은 PCI 도메인 ID이며 각 호스트 컨트롤러마다 고유해야 합니다.

Device Tree의 컨트롤러 노드에는 각 PCIe 포트 인터페이스를 설명하는 하위 노드도 있어야 합니다. 각 포트의 `device_type`은 `pci`여야 하고, `reg`에서는 올바른 버스 번호와 장치 번호를 가리키는 처음 네 바이트만 사용합니다.

포트 하위 노드의 `#address-cells`는 3, `#size-cells`는 2, `#interrupt-cells`는 1이어야 합니다. `interrupt-map-mask`와 `interrupt-map`은 표준 PCI IRQ 매핑 속성이며 세부 내용은 표준 PCI 버스 바인딩을 따릅니다.

포트의 `ranges`는 PCIe 컨트롤러 노드에서 분배받은 하위 범위를 나타냅니다. 빈 속성으로 두어도 충분합니다.

MT7623 예제

MT7623 예제는 `hifsys` syscon과 세 개의 루트 포트를 갖는 단일 PCIe 컨트롤러를 정의합니다. 공유 레지스터와 포트별 레지스터, 세 IRQ 매핑, `free_ck`와 포트별 `sys_ckN`, 세 reset 및 PHY, HIF 전원 도메인, I/O·메모리 범위를 연결합니다.

`pcie@0,0`, `pcie@1,0`, `pcie@2,0` 하위 노드는 각각 해당 포트의 버스·장치 번호와 인터럽트를 지정하고 빈 `ranges`를 사용합니다.

hifsys: syscon@1a000000 {
        compatible = "mediatek,mt7623-hifsys",
                     "mediatek,mt2701-hifsys",
                     "syscon";
        reg = <0 0x1a000000 0 0x1000>;
        #clock-cells = <1>;
        #reset-cells = <1>;
};

pcie: pcie@1a140000 {
        compatible = "mediatek,mt7623-pcie";
        device_type = "pci";
        reg = <0 0x1a140000 0 0x1000>, /* PCIe shared registers */
              <0 0x1a142000 0 0x1000>, /* Port0 registers */
              <0 0x1a143000 0 0x1000>, /* Port1 registers */
              <0 0x1a144000 0 0x1000>; /* Port2 registers */
        reg-names = "subsys", "port0", "port1", "port2";
        #address-cells = <3>;
        #size-cells = <2>;
        #interrupt-cells = <1>;
        interrupt-map-mask = <0xf800 0 0 0>;
        interrupt-map = <0x0000 0 0 0 &sysirq GIC_SPI 193 IRQ_TYPE_LEVEL_LOW>,
                        <0x0800 0 0 0 &sysirq GIC_SPI 194 IRQ_TYPE_LEVEL_LOW>,
                        <0x1000 0 0 0 &sysirq GIC_SPI 195 IRQ_TYPE_LEVEL_LOW>;
        clocks = <&topckgen CLK_TOP_ETHIF_SEL>,
                 <&hifsys CLK_HIFSYS_PCIE0>,
                 <&hifsys CLK_HIFSYS_PCIE1>,
                 <&hifsys CLK_HIFSYS_PCIE2>;
        clock-names = "free_ck", "sys_ck0", "sys_ck1", "sys_ck2";
        resets = <&hifsys MT2701_HIFSYS_PCIE0_RST>,
                 <&hifsys MT2701_HIFSYS_PCIE1_RST>,
                 <&hifsys MT2701_HIFSYS_PCIE2_RST>;
        reset-names = "pcie-rst0", "pcie-rst1", "pcie-rst2";
        phys = <&pcie0_phy PHY_TYPE_PCIE>, <&pcie1_phy PHY_TYPE_PCIE>,
               <&pcie2_phy PHY_TYPE_PCIE>;
        phy-names = "pcie-phy0", "pcie-phy1", "pcie-phy2";
        power-domains = <&scpsys MT2701_POWER_DOMAIN_HIF>;
        bus-range = <0x00 0xff>;
        ranges = <0x81000000 0 0x1a160000 0 0x1a160000 0 0x00010000        /* I/O space */
                  0x83000000 0 0x60000000 0 0x60000000 0 0x10000000>;        /* memory space */

        pcie@0,0 {
                reg = <0x0000 0 0 0 0>;
                #address-cells = <3>;
                #size-cells = <2>;
                #interrupt-cells = <1>;
                interrupt-map-mask = <0 0 0 0>;
                interrupt-map = <0 0 0 0 &sysirq GIC_SPI 193 IRQ_TYPE_LEVEL_LOW>;
                ranges;
        };

        pcie@1,0 {
                reg = <0x0800 0 0 0 0>;
                #address-cells = <3>;
                #size-cells = <2>;
                #interrupt-cells = <1>;
                interrupt-map-mask = <0 0 0 0>;
                interrupt-map = <0 0 0 0 &sysirq GIC_SPI 194 IRQ_TYPE_LEVEL_LOW>;
                ranges;
        };

        pcie@2,0 {
                reg = <0x1000 0 0 0 0>;
                #address-cells = <3>;
                #size-cells = <2>;
                #interrupt-cells = <1>;
                interrupt-map-mask = <0 0 0 0>;
                interrupt-map = <0 0 0 0 &sysirq GIC_SPI 195 IRQ_TYPE_LEVEL_LOW>;
                ranges;
        };
};

MT2712 예제

MT2712 예제는 포트 1과 포트 0을 각각 독립 호스트 컨트롤러로 기술하고 PCI 도메인 1과 0을 부여합니다. 각 노드는 하나의 레지스터 영역, `pcie_irq`, `sys_ckN`과 `ahb_ckN`, PCIe PHY, 버스·메모리 범위를 갖습니다.

각 컨트롤러 안의 인터럽트 컨트롤러는 PCI INT A부터 D까지 네 입력을 0부터 3까지의 로컬 인터럽트로 매핑합니다. 두 호스트 컨트롤러는 기본적으로 `disabled` 상태입니다.

pcie1: pcie@112ff000 {
        compatible = "mediatek,mt2712-pcie";
        device_type = "pci";
        reg = <0 0x112ff000 0 0x1000>;
        reg-names = "port1";
        linux,pci-domain = <1>;
        #address-cells = <3>;
        #size-cells = <2>;
        interrupts = <GIC_SPI 117 IRQ_TYPE_LEVEL_HIGH>;
        interrupt-names = "pcie_irq";
        clocks = <&topckgen CLK_TOP_PE2_MAC_P1_SEL>,
                 <&pericfg CLK_PERI_PCIE1>;
        clock-names = "sys_ck1", "ahb_ck1";
        phys = <&u3port1 PHY_TYPE_PCIE>;
        phy-names = "pcie-phy1";
        bus-range = <0x00 0xff>;
        ranges = <0x82000000 0 0x11400000  0x0 0x11400000  0 0x300000>;
        status = "disabled";

        #interrupt-cells = <1>;
        interrupt-map-mask = <0 0 0 7>;
        interrupt-map = <0 0 0 1 &pcie_intc1 0>,
                        <0 0 0 2 &pcie_intc1 1>,
                        <0 0 0 3 &pcie_intc1 2>,
                        <0 0 0 4 &pcie_intc1 3>;
        pcie_intc1: interrupt-controller {
                interrupt-controller;
                #address-cells = <0>;
                #interrupt-cells = <1>;
        };
};

pcie0: pcie@11700000 {
        compatible = "mediatek,mt2712-pcie";
        device_type = "pci";
        reg = <0 0x11700000 0 0x1000>;
        reg-names = "port0";
        linux,pci-domain = <0>;
        #address-cells = <3>;
        #size-cells = <2>;
        interrupts = <GIC_SPI 115 IRQ_TYPE_LEVEL_HIGH>;
        interrupt-names = "pcie_irq";
        clocks = <&topckgen CLK_TOP_PE2_MAC_P0_SEL>,
                 <&pericfg CLK_PERI_PCIE0>;
        clock-names = "sys_ck0", "ahb_ck0";
        phys = <&u3port0 PHY_TYPE_PCIE>;
        phy-names = "pcie-phy0";
        bus-range = <0x00 0xff>;
        ranges = <0x82000000 0 0x20000000 0x0 0x20000000 0 0x10000000>;
        status = "disabled";

        #interrupt-cells = <1>;
        interrupt-map-mask = <0 0 0 7>;
        interrupt-map = <0 0 0 1 &pcie_intc0 0>,
                        <0 0 0 2 &pcie_intc0 1>,
                        <0 0 0 3 &pcie_intc0 2>,
                        <0 0 0 4 &pcie_intc0 3>;
        pcie_intc0: interrupt-controller {
                interrupt-controller;
                #address-cells = <0>;
                #interrupt-cells = <1>;
        };
};

MT7622 포트 0 예제

MT7622 포트 0은 PCI 도메인 0과 저레벨 IRQ 228을 사용합니다. `sys_ck0`, `ahb_ck0`, `aux_ck0`, `axi_ck0`, `obff_ck0`, `pipe_ck0` 여섯 클록과 HIF0 전원 도메인, `0x20000000`에서 시작하는 128MiB 메모리 범위를 정의합니다.

내장 인터럽트 컨트롤러는 PCI INT A부터 D까지를 로컬 인터럽트 0부터 3까지로 매핑하며, 호스트 노드는 기본적으로 `disabled` 상태입니다.

pcie0: pcie@1a143000 {
        compatible = "mediatek,mt7622-pcie";
        device_type = "pci";
        reg = <0 0x1a143000 0 0x1000>;
        reg-names = "port0";
        linux,pci-domain = <0>;
        #address-cells = <3>;
        #size-cells = <2>;
        interrupts = <GIC_SPI 228 IRQ_TYPE_LEVEL_LOW>;
        interrupt-names = "pcie_irq";
        clocks = <&pciesys CLK_PCIE_P0_MAC_EN>,
                 <&pciesys CLK_PCIE_P0_AHB_EN>,
                 <&pciesys CLK_PCIE_P0_AUX_EN>,
                 <&pciesys CLK_PCIE_P0_AXI_EN>,
                 <&pciesys CLK_PCIE_P0_OBFF_EN>,
                 <&pciesys CLK_PCIE_P0_PIPE_EN>;
        clock-names = "sys_ck0", "ahb_ck0", "aux_ck0",
                      "axi_ck0", "obff_ck0", "pipe_ck0";

        power-domains = <&scpsys MT7622_POWER_DOMAIN_HIF0>;
        bus-range = <0x00 0xff>;
        ranges = <0x82000000 0 0x20000000  0x0 0x20000000  0 0x8000000>;
        status = "disabled";

        #interrupt-cells = <1>;
        interrupt-map-mask = <0 0 0 7>;
        interrupt-map = <0 0 0 1 &pcie_intc0 0>,
                        <0 0 0 2 &pcie_intc0 1>,
                        <0 0 0 3 &pcie_intc0 2>,
                        <0 0 0 4 &pcie_intc0 3>;
        pcie_intc0: interrupt-controller {
                interrupt-controller;
                #address-cells = <0>;
                #interrupt-cells = <1>;
        };
};

MT7622 포트 1 예제

MT7622 포트 1은 PCI 도메인 1과 저레벨 IRQ 229를 사용합니다. 설계상 RC1이 포트 0의 AHB 클록에 연결되어 있으므로 `ahb_ck1` 항목에는 `CLK_PCIE_P0_AHB_EN`을 지정합니다.

나머지 클록은 포트 1의 MAC, AUX, AXI, OBFF, PIPE 게이트를 사용합니다. HIF0 전원 도메인과 `0x28000000`에서 시작하는 128MiB 메모리 범위, INT A-D 매핑을 정의하며 기본 상태는 `disabled`입니다.

pcie1: pcie@1a145000 {
        compatible = "mediatek,mt7622-pcie";
        device_type = "pci";
        reg = <0 0x1a145000 0 0x1000>;
        reg-names = "port1";
        linux,pci-domain = <1>;
        #address-cells = <3>;
        #size-cells = <2>;
        interrupts = <GIC_SPI 229 IRQ_TYPE_LEVEL_LOW>;
        interrupt-names = "pcie_irq";
        clocks = <&pciesys CLK_PCIE_P1_MAC_EN>,
                 /* designer has connect RC1 with p0_ahb clock */
                 <&pciesys CLK_PCIE_P0_AHB_EN>,
                 <&pciesys CLK_PCIE_P1_AUX_EN>,
                 <&pciesys CLK_PCIE_P1_AXI_EN>,
                 <&pciesys CLK_PCIE_P1_OBFF_EN>,
                 <&pciesys CLK_PCIE_P1_PIPE_EN>;
        clock-names = "sys_ck1", "ahb_ck1", "aux_ck1",
                      "axi_ck1", "obff_ck1", "pipe_ck1";

        power-domains = <&scpsys MT7622_POWER_DOMAIN_HIF0>;
        bus-range = <0x00 0xff>;
        ranges = <0x82000000 0 0x28000000  0x0 0x28000000  0 0x8000000>;
        status = "disabled";

        #interrupt-cells = <1>;
        interrupt-map-mask = <0 0 0 7>;
        interrupt-map = <0 0 0 1 &pcie_intc1 0>,
                        <0 0 0 2 &pcie_intc1 1>,
                        <0 0 0 3 &pcie_intc1 2>,
                        <0 0 0 4 &pcie_intc1 3>;
        pcie_intc1: interrupt-controller {
                interrupt-controller;
                #address-cells = <0>;
                #interrupt-cells = <1>;
        };
};