HiSilicon STB PCIe | Linux 6.18.37

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

hisilicon-histb-pcie.txt:1-69

Control/DBI/config 영역과 clock/reset 이름을 정리합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기

1 HiSilicon STB PCIe host bridge DT description

3 The HiSilicon STB PCIe host controller is based on the DesignWare PCIe core.

4 It shares common functions with the DesignWare PCIe core driver and inherits

5 common properties defined in

6 Documentation/devicetree/bindings/pci/snps,dw-pcie.yaml.

8 Additional properties are described here:

10 Required properties

11 - compatible: Should be one of the following strings:

12 "hisilicon,hi3798cv200-pcie"

13 - reg: Should contain sysctl, rc_dbi, config registers location and length.

14 - reg-names: Must include the following entries:

15 "control": control registers of PCIe controller;

16 "rc-dbi": configuration space of PCIe controller;

17 "config": configuration transaction space of PCIe controller.

18 - bus-range: PCI bus numbers covered.

19 - interrupts: MSI interrupt.

20 - interrupt-names: Must include "msi" entries.

21 - clocks: List of phandle and clock specifier pairs as listed in clock-names

22 property.

23 - clock-name: Must include the following entries:

24 "aux": auxiliary gate clock;

25 "pipe": pipe gate clock;

26 "sys": sys gate clock;

27 "bus": bus gate clock.

28 - resets: List of phandle and reset specifier pairs as listed in reset-names

29 property.

30 - reset-names: Must include the following entries:

31 "soft": soft reset;

32 "sys": sys reset;

33 "bus": bus reset.

35 Optional properties:

36 - reset-gpios: The gpio to generate PCIe PERST# assert and deassert signal.

37 - vpcie-supply: The regulator in charge of PCIe port power.

38 - phys: List of phandle and phy mode specifier, should be 0.

39 - phy-names: Must be "phy".

41 Example:

42 pcie@f9860000 {

43 compatible = "hisilicon,hi3798cv200-pcie";

44 reg = <0xf9860000 0x1000>,

45 <0xf0000000 0x2000>,

46 <0xf2000000 0x01000000>;

47 reg-names = "control", "rc-dbi", "config";

48 #address-cells = <3>;

49 #size-cells = <2>;

50 device_type = "pci";

51 bus-range = <0 15>;

52 num-lanes = <1>;

53 ranges=<0x81000000 0 0 0xf4000000 0 0x00010000

54 0x82000000 0 0xf3000000 0xf3000000 0 0x01000000>;

55 interrupts = <GIC_SPI 128 IRQ_TYPE_LEVEL_HIGH>;

56 interrupt-names = "msi";

57 #interrupt-cells = <1>;

58 interrupt-map-mask = <0 0 0 0>;

59 interrupt-map = <0 0 0 0 &gic GIC_SPI 131 IRQ_TYPE_LEVEL_HIGH>;

60 clocks = <&crg PCIE_AUX_CLK>,

61 <&crg PCIE_PIPE_CLK>,

62 <&crg PCIE_SYS_CLK>,

63 <&crg PCIE_BUS_CLK>;

64 clock-names = "aux", "pipe", "sys", "bus";

65 resets = <&crg 0x18c 6>, <&crg 0x18c 5>, <&crg 0x18c 4>;

66 reset-names = "soft", "sys", "bus";

67 phys = <&combphy1 PHY_TYPE_PCIE>;

68 phy-names = "phy";

69 };

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

HiSilicon STB PCIe host

1-9

HiSilicon STB PCIe host controller는 DesignWare PCIe core 기반입니다. DesignWare PCIe core driver와 공통 기능을 공유하며 `Documentation/devicetree/bindings/pci/snps,dw-pcie.yaml`의 공통 속성을 상속합니다.

HiSilicon PCIe 필수 속성

10-34

필수 `compatible`은 `hisilicon,hi3798cv200-pcie`입니다. `reg`는 sysctl, RC DBI, config register 위치와 길이를 담고 `reg-names`는 각각 `control`, `rc-dbi`, `config`를 포함합니다.

`bus-range`는 포함할 PCI bus number, `interrupts`는 MSI interrupt이며 `interrupt-names`에는 `msi`가 있어야 합니다.

`clocks`는 `clock-names` 순서의 phandle/clock specifier 쌍입니다. Clock 이름은 auxiliary gate `aux`, pipe gate `pipe`, system gate `sys`, bus gate `bus`입니다.

`resets`는 `reset-names` 순서의 phandle/reset specifier 쌍이며 reset 이름은 soft reset `soft`, system reset `sys`, bus reset `bus`입니다.

HiSilicon PCIe 선택 속성

35-40

`reset-gpios`는 PCIe `PERST#` assert/deassert signal을 생성하는 GPIO입니다. `vpcie-supply`는 PCIe port 전원 regulator입니다. `phys`는 mode specifier 0인 PHY phandle 목록이고 `phy-names`는 `phy`여야 합니다.

Hi3798CV200 PCIe 예제

41-69

예제는 control/RC DBI/config 세 register 영역, bus 0-15, lane 하나와 I/O/memory range를 구성합니다. MSI interrupt 128과 mapped interrupt 131, AUX/PIPE/SYS/BUS clock, soft/sys/bus reset과 PCIe PHY를 사용합니다.

pcie@f9860000 {
        compatible = "hisilicon,hi3798cv200-pcie";
        reg = <0xf9860000 0x1000>,
              <0xf0000000 0x2000>,
              <0xf2000000 0x01000000>;
        reg-names = "control", "rc-dbi", "config";
        #address-cells = <3>;
        #size-cells = <2>;
        device_type = "pci";
        bus-range = <0 15>;
        num-lanes = <1>;
        ranges=<0x81000000 0 0 0xf4000000 0 0x00010000
                0x82000000 0 0xf3000000 0xf3000000 0 0x01000000>;
        interrupts = <GIC_SPI 128 IRQ_TYPE_LEVEL_HIGH>;
        interrupt-names = "msi";
        #interrupt-cells = <1>;
        interrupt-map-mask = <0 0 0 0>;
        interrupt-map = <0 0 0 0 &gic GIC_SPI 131 IRQ_TYPE_LEVEL_HIGH>;
        clocks = <&crg PCIE_AUX_CLK>,
                 <&crg PCIE_PIPE_CLK>,
                 <&crg PCIE_SYS_CLK>,
                 <&crg PCIE_BUS_CLK>;
        clock-names = "aux", "pipe", "sys", "bus";
        resets = <&crg 0x18c 6>, <&crg 0x18c 5>, <&crg 0x18c 4>;
        reset-names = "soft", "sys", "bus";
        phys = <&combphy1 PHY_TYPE_PCIE>;
        phy-names = "phy";
};