Marvell PXA168 Ethernet | Linux 6.18.37

요약·해설, 영어 원문, 전체 번역을 구분해 실었습니다. API 이름, 코드 심벌, 소스 경로는 원문 표기를 유지합니다.

1. 요약·해설

원문의 핵심 내용을 정리하고 커널 프로그래밍에 필요한 설명을 덧붙였습니다. 아래의 전체 번역과는 별도로 작성한 해설입니다.

요약과 해설

marvell-pxa168.txt:1-38

Controller resource와 MDIO address 기반 PHY 표현을 설명합니다.

2. 영어 원문 전체

번역에 사용한 Linux v6.18.37 원문입니다. 줄 번호는 해당 버전의 소스 파일을 기준으로 합니다.

원문 전체 펼치기

1 * Marvell PXA168 Ethernet Controller

3 Required properties:

4 - compatible: should be "marvell,pxa168-eth".

5 - reg: address and length of the register set for the device.

6 - interrupts: interrupt for the device.

7 - clocks: pointer to the clock for the device.

9 Optional properties:

10 - port-id: Ethernet port number. Should be '0','1' or '2'.

11 - #address-cells: must be 1 when using sub-nodes.

12 - #size-cells: must be 0 when using sub-nodes.

13 - phy-handle: see ethernet.txt file in the same directory.

15 The MAC address will be determined using the optional properties

16 defined in ethernet.txt.

18 Sub-nodes:

19 Each PHY can be represented as a sub-node. This is not mandatory.

21 Sub-nodes required properties:

22 - reg: the MDIO address of the PHY.

24 Example:

26 eth0: ethernet@f7b90000 {

27 compatible = "marvell,pxa168-eth";

28 reg = <0xf7b90000 0x10000>;

29 clocks = <&chip CLKID_GETH0>;

30 interrupts = <GIC_SPI 24 IRQ_TYPE_LEVEL_HIGH>;

31 #address-cells = <1>;

32 #size-cells = <0>;

33 phy-handle = <&ethphy0>;

35 ethphy0: ethernet-phy@0 {

36 reg = <0>;

37 };

38 };

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미에 맞춰 전체 내용을 번역했습니다. 코드, 함수명, 코드 심벌, URL은 원문 표기를 유지합니다.

PXA168 Ethernet controller 속성

1-17

필수 `compatible`은 `marvell,pxa168-eth`입니다. `reg`는 장치 register 집합의 주소와 길이, `interrupts`는 장치 interrupt, `clocks`는 장치 clock pointer입니다.

선택 `port-id`는 Ethernet port 번호 0, 1, 2 중 하나입니다. Subnode를 사용할 때 `#address-cells`는 1, `#size-cells`는 0이어야 하며 `phy-handle`은 같은 directory의 `ethernet.txt`를 따릅니다. MAC address도 `ethernet.txt`가 정의한 선택 속성으로 결정합니다.

PHY subnode

18-23

각 PHY를 subnode로 표현할 수 있지만 필수는 아닙니다. PHY subnode의 필수 `reg`는 해당 PHY의 MDIO address입니다.

PXA168 예제

24-38

예제는 `0xf7b90000` register 영역, `CLKID_GETH0`, GIC SPI 24를 사용하는 controller에 MDIO 주소 0의 PHY를 연결합니다.

eth0: ethernet@f7b90000 {
        compatible = "marvell,pxa168-eth";
        reg = <0xf7b90000 0x10000>;
        clocks = <&chip CLKID_GETH0>;
        interrupts = <GIC_SPI 24 IRQ_TYPE_LEVEL_HIGH>;
        #address-cells = <1>;
        #size-cells = <0>;
        phy-handle = <&ethphy0>;

        ethphy0: ethernet-phy@0 {
                reg = <0>;
        };
};