요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.
1. 요약·해설
원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.
2. 영어 원문 전체
번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.
원문 전체 펼치기
1
* Milbeaut AXI DMA Controller
3
Milbeaut AXI DMA controller has only memory to memory transfer capability.
5
* DMA controller
7
Required property:
8
- compatible: Should be "socionext,milbeaut-m10v-xdmac"
9
- reg: Should contain DMA registers location and length.
10
- interrupts: Should contain all of the per-channel DMA interrupts.
11
Number of channels is configurable - 2, 4 or 8, so
12
the number of interrupts specified should be {2,4,8}.
13
- #dma-cells: Should be 1.
15
Example:
16
xdmac0: dma-controller@1c250000 {
17
compatible = "socionext,milbeaut-m10v-xdmac";
18
reg = <0x1c250000 0x1000>;
19
interrupts = <0 17 0x4>,
20
<0 18 0x4>,
21
<0 19 0x4>,
22
<0 20 0x4>;
23
#dma-cells = <1>;
24
};
3. 한국어 전문 번역
영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.
Milbeaut AXI XDMAC 속성
1-14Milbeaut AXI DMA controller는 memory-to-memory transfer만 지원합니다. 필수 `compatible`은 `socionext,milbeaut-m10v-xdmac`, `reg`는 register 위치와 길이입니다.
`interrupts`에는 channel별 interrupt 전체를 넣습니다. Channel 수는 2, 4, 8로 구성할 수 있으므로 interrupt 수도 그중 하나여야 합니다. `#dma-cells`는 1입니다.
Source memory→AXI read
XDMAC channel→2, 4 또는 8 channels
Destination memory→AXI write
Per-channel IRQ→Completion
AXI DMA channel이 memory 영역 사이 transfer를 수행하고 channel별 interrupt를 발생시킵니다.
4-channel XDMAC 예제
15-24예제 XDMAC0은 interrupt 17부터 20까지 네 개와 단일-cell DMA specifier를 사용합니다.
xdmac0: dma-controller@1c250000 {
compatible = "socionext,milbeaut-m10v-xdmac";
reg = <0x1c250000 0x1000>;
interrupts = <0 17 0x4>,
<0 18 0x4>,
<0 19 0x4>,
<0 20 0x4>;
#dma-cells = <1>;
};
요약과 해설
milbeaut-m10v-xdmac.txt:1-24Channel별 interrupt와 4-channel 예제를 설명합니다.