← Documents Documentation/devicetree/bindings/dma/milbeaut-m10v-hdmac.txt GitHub 원문 ↗

Linux 6.18.37 · Devicetree Bindings

Milbeaut M10V AHB DMA

Milbeaut HDMAC의 peripheral transfer와 channel별 interrupt 바인딩입니다.

Source pathDocumentation/devicetree/bindings/dma/milbeaut-m10v-hdmac.txt
Source versionLinux v6.18.37
TranslationDUJINLABS 전문 번역 + 해설

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

milbeaut-m10v-hdmac.txt:1-32

2/4/8-channel 구성과 8-channel 예제를 설명합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기
1 * Milbeaut AHB DMA Controller
2
3 Milbeaut AHB DMA controller has transfer capability below.
4 - device to memory transfer
5 - memory to device transfer
6
7 Required property:
8 - compatible: Should be "socionext,milbeaut-m10v-hdmac"
9 - reg: Should contain DMA registers location and length.
10 - interrupts: Should contain all of the per-channel DMA interrupts.
11 Number of channels is configurable - 2, 4 or 8, so
12 the number of interrupts specified should be {2,4,8}.
13 - #dma-cells: Should be 1. Specify the ID of the slave.
14 - clocks: Phandle to the clock used by the HDMAC module.
15
16
17 Example:
18
19 hdmac1: dma-controller@1e110000 {
20 compatible = "socionext,milbeaut-m10v-hdmac";
21 reg = <0x1e110000 0x10000>;
22 interrupts = <0 132 4>,
23 <0 133 4>,
24 <0 134 4>,
25 <0 135 4>,
26 <0 136 4>,
27 <0 137 4>,
28 <0 138 4>,
29 <0 139 4>;
30 #dma-cells = <1>;
31 clocks = <&dummy_clk>;
32 };
33

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

Milbeaut AHB HDMAC 속성

1-16

Milbeaut AHB DMA controller는 device-to-memory와 memory-to-device transfer를 지원합니다. 필수 `compatible`은 `socionext,milbeaut-m10v-hdmac`, `reg`는 DMA register 위치와 길이입니다.

`interrupts`에는 channel별 interrupt 전체를 넣습니다. Channel 수는 2, 4, 8로 구성 가능하므로 interrupt 수도 2, 4, 8 중 하나여야 합니다. `#dma-cells = <1>`의 cell은 slave ID이고 `clocks`는 HDMAC module clock의 phandle입니다.

Milbeaut HDMAC transfer
PeripheralSlave ID
HDMAC channel2, 4 또는 8 channels
MemoryDevice-to-memory / memory-to-device
Per-channel IRQOne interrupt each

Slave ID가 선택한 channel이 peripheral과 memory 사이 양방향 transfer를 수행합니다.

8-channel HDMAC 예제

17-32

예제 HDMAC1은 interrupt 132부터 139까지 여덟 개, 단일-cell DMA specifier와 module clock을 사용합니다.

hdmac1: dma-controller@1e110000 {
        compatible = "socionext,milbeaut-m10v-hdmac";
        reg = <0x1e110000 0x10000>;
        interrupts = <0 132 4>,
                     <0 133 4>,
                     <0 134 4>,
                     <0 135 4>,
                     <0 136 4>,
                     <0 137 4>,
                     <0 138 4>,
                     <0 139 4>;
        #dma-cells = <1>;
        clocks = <&dummy_clk>;
};