STMicroelectronics STiH4xx Display

STiH4xx VTG와 VTAC

STMicroelectronics STiH4xx platform의 display component 바인딩입니다. `sti-vtg`는 video timing generator입니다. 필수 `compatible`은 `st,vtg`, `reg`는 IP register의 physical base address와 memory-mapped region length입니다. 선택 `interrupts`는 CPU로 전달되는 VTG interrupt 번호이고, `st,slave`는 slave VTG를 가리키는 phandle입니다.

`sti-vtac`는 die 사이에서 video timing을 전달하는 advanced inter-die communication Rx/Tx block입니다. 필수 `compatible`은 `st,vtac-main` 또는 `st,vtac-aux`, `reg`는 register 영역입니다.

`clocks`에는 common clock binding에 따른 hardware IP clock을 넣으며 필요한 수는 SoC에 따라 달라질 수 있습니다. 자세한 형식은 `../clocks/clock-bindings.txt`를 따릅니다. `clock-names`는 `clocks`와 같은 순서로 이름을 나열합니다.

Display subsystem, compositor와 TV output

`sti-display-subsystem`은 DRM sub-component의 master device입니다. 모든 sub-component의 parent여야 하며 이들을 bind할 책임이 있습니다. 필수 `compatible`은 `st,sti-display-subsystem`이고, `ranges`는 subdevice probing을 허용합니다.

`sti-compositor`는 frame compositor engine이며 display subsystem의 child여야 합니다. 필수 `compatible`은 `st,stih<chip>-compositor`, `reg`는 register 영역입니다. SoC별 clock을 `clocks`와 동일 순서의 `clock-names`로 선언합니다.

Compositor의 `resets`와 같은 순서의 `reset-names`는 `../reset/reset.txt`를 따르며, `st,vtg`에는 main과 aux VTG node를 가리키는 phandle 하나 이상을 넣습니다.

`sti-tvout`은 video output hardware block이며 display subsystem child입니다. `compatible`은 `st,stih<chip>-tvout`, `reg`와 같은 순서의 `reg-names`, device reset을 나타내는 `resets`와 같은 순서의 `reset-names`가 필요합니다.

HDMI, HDA와 DVO output

`sti-hdmi`는 display subsystem child인 HDMI output block입니다. `compatible`은 `st,stih<chip>-hdmi`, `reg`와 같은 순서의 `reg-names`, CPU HDMI interrupt와 같은 순서의 `interrupt-names`, SoC별 `clocks`와 `clock-names`가 필요합니다. `ddc`는 DDC EDID probing에 쓰는 I2C controller의 phandle입니다.

`sti-hda`도 display subsystem child입니다. 필수 `compatible`은 `st,stih<chip>-hda`이며 register 영역과 `reg-names`, hardware clock과 같은 순서의 `clock-names`를 지정합니다. Clock 형식은 `../clocks/clock-bindings.txt`를 따릅니다.

`sti-dvo`의 필수 `compatible`은 `st,stih<chip>-dvo`입니다. Register 영역과 이름, clock과 이름 외에도 `pinctrl-0`에 pin-control handle을, `pinctrl-names`에 사용할 pin-control state 이름을 둡니다. `sti,panel`은 DVO output에 연결된 panel의 phandle입니다.

HQVDP video processor

`sti-hqvdp`는 display subsystem child입니다. 필수 `compatible`은 `st,stih<chip>-hqvdp`, `reg`는 register 영역, `clocks`와 같은 순서의 `clock-names`는 SoC별 hardware clock입니다.

`resets`와 같은 순서의 `reset-names`는 `../reset/reset.txt`를 따릅니다. `st,vtg`는 main VTG device node의 phandle입니다.

VTG와 VTAC 예제

예제는 main/aux 각각에 master와 slave VTG를 구성합니다. Slave VTG는 GIC interrupt 175 또는 176을 받고, master VTG는 `st,slave`로 대응 slave를 참조합니다.

Main/aux VTAC Rx와 Tx는 `st,vtac-main` 또는 `st,vtac-aux`를 사용합니다. 각 node는 `vtac` clock name과 대응 PHY clock을 연결하며 Tx node는 두 register 영역을 갖습니다.

/ {
        ...

        vtg_main_slave: sti-vtg-main-slave@fe85a800 {
                compatible        = "st,vtg";
                reg                = <0xfe85A800 0x300>;
                interrupts        = <GIC_SPI 175 IRQ_TYPE_NONE>;
        };

        vtg_main: sti-vtg-main-master@fd348000 {
                compatible        = "st,vtg";
                reg                = <0xfd348000 0x400>;
                st,slave        = <&vtg_main_slave>;
        };

        vtg_aux_slave: sti-vtg-aux-slave@fd348400 {
                compatible        = "st,vtg";
                reg                = <0xfe858200 0x300>;
                interrupts        = <GIC_SPI 176 IRQ_TYPE_NONE>;
        };

        vtg_aux: sti-vtg-aux-master@fd348400 {
                compatible        = "st,vtg";
                reg                = <0xfd348400 0x400>;
                st,slave        = <&vtg_aux_slave>;
        };


        sti-vtac-rx-main@fee82800 {
                compatible        = "st,vtac-main";
                reg                = <0xfee82800 0x200>;
                clock-names     = "vtac";
                clocks          = <&clk_m_a2_div0 CLK_M_VTAC_MAIN_PHY>;
        };

        sti-vtac-rx-aux@fee82a00 {
                compatible        = "st,vtac-aux";
                reg                = <0xfee82a00 0x200>;
                clock-names     = "vtac";
                clocks          = <&clk_m_a2_div0 CLK_M_VTAC_AUX_PHY>;
        };

        sti-vtac-tx-main@fd349000 {
                compatible        = "st,vtac-main";
                reg                = <0xfd349000 0x200>, <0xfd320000 0x10000>;
                clock-names     = "vtac";
                clocks           = <&clk_s_a1_hs CLK_S_VTAC_TX_PHY>;
        };

        sti-vtac-tx-aux@fd349200 {
                compatible        = "st,vtac-aux";
                reg                = <0xfd349200 0x200>, <0xfd320000 0x10000>;
                clock-names     = "vtac";
                clocks          = <&clk_s_a1_hs CLK_S_VTAC_TX_PHY>;
        };

STiH416 compositor와 TV output 예제

`sti-display-subsystem`은 빈 `ranges`로 child probing을 허용합니다. STiH416 compositor는 main/aux compositor 및 pixel clock 네 개, main/aux reset 두 개와 main/aux VTG phandle을 사용합니다.

STiH416 TV output node는 `tvout-reg`, `hda-reg`, `syscfg`의 세 register 영역과 `tvout` reset을 선언합니다.

sti-display-subsystem {
        compatible = "st,sti-display-subsystem";
        ranges;

        sti-compositor@fd340000 {
                compatible        = "st,stih416-compositor";
                reg                = <0xfd340000 0x1000>;
                clock-names        = "compo_main", "compo_aux",
                                  "pix_main", "pix_aux";
                clocks          = <&clk_m_a2_div1 CLK_M_COMPO_MAIN>, <&clk_m_a2_div1 CLK_M_COMPO_AUX>,
                                  <&clockgen_c_vcc CLK_S_PIX_MAIN>, <&clockgen_c_vcc CLK_S_PIX_AUX>;
                reset-names     = "compo-main", "compo-aux";
                resets          = <&softreset STIH416_COMPO_M_SOFTRESET>, <&softreset STIH416_COMPO_A_SOFTRESET>;
                st,vtg                = <&vtg_main>, <&vtg_aux>;
        };

        sti-tvout@fe000000 {
                compatible        = "st,stih416-tvout";
                reg                = <0xfe000000 0x1000>, <0xfe85a000 0x400>, <0xfe830000 0x10000>;
                reg-names        = "tvout-reg", "hda-reg", "syscfg";
                reset-names     = "tvout";
                resets          = <&softreset STIH416_HDTVOUT_SOFTRESET>;
        };

STiH416 HDMI와 HDA 예제

HDMI node는 `hdmi-reg`와 `syscfg`, GIC interrupt 173, `pix`, `tmds`, `phy`, `audio` clock을 사용합니다. HDA node는 `hda-reg`와 `video-dacs-ctrl`, `pix`와 `hddac` clock을 연결합니다.

sti-hdmi@fe85c000 {
        compatible        = "st,stih416-hdmi";
        reg                = <0xfe85c000 0x1000>, <0xfe830000 0x10000>;
        reg-names        = "hdmi-reg", "syscfg";
        interrupts        = <GIC_SPI 173 IRQ_TYPE_NONE>;
        interrupt-names        = "irq";
        clock-names        = "pix", "tmds", "phy", "audio";
        clocks          = <&clockgen_c_vcc CLK_S_PIX_HDMI>, <&clockgen_c_vcc CLK_S_TMDS_HDMI>, <&clockgen_c_vcc CLK_S_HDMI_REJECT_PLL>, <&clockgen_b1 CLK_S_PCM_0>;
};

sti-hda@fe85a000 {
        compatible        = "st,stih416-hda";
        reg                = <0xfe85a000 0x400>, <0xfe83085c 0x4>;
        reg-names        = "hda-reg", "video-dacs-ctrl";
        clock-names        = "pix", "hddac";
        clocks          = <&clockgen_c_vcc CLK_S_PIX_HD>, <&clockgen_c_vcc CLK_S_HDDAC>;
};

STiH407 DVO와 HQVDP 예제

STiH407 DVO는 `dvo_pix`, `dvo`, `main_parent`, `aux_parent` clock, default pinctrl state와 `panel_dvo` phandle을 사용합니다. HQVDP는 `hqvdp`, `pix_main` clock, `hqvdp` reset과 main VTG를 연결합니다.

예제 바깥 root의 생략 표기 `...`까지 포함하여 원문 node 구조와 모든 symbol을 그대로 보존합니다.

                sti-dvo@8d00400 {
                        compatible        = "st,stih407-dvo";
                        reg                = <0x8d00400 0x200>;
                        reg-names        = "dvo-reg";
                        clock-names        = "dvo_pix", "dvo",
                                          "main_parent", "aux_parent";
                        clocks                = <&clk_s_d2_flexgen CLK_PIX_DVO>, <&clk_s_d2_flexgen CLK_DVO>,
                                          <&clk_s_d2_quadfs 0>, <&clk_s_d2_quadfs 1>;
                        pinctrl-names        = "default";
                        pinctrl-0        = <&pinctrl_dvo>;
                        sti,panel        = <&panel_dvo>;
                };

                sti-hqvdp@9c000000 {
                                compatible        = "st,stih407-hqvdp";
                                reg                = <0x9C00000 0x100000>;
                                clock-names        = "hqvdp", "pix_main";
                                clocks                = <&clk_s_c0_flexgen CLK_MAIN_DISP>, <&clk_s_d2_flexgen CLK_PIX_MAIN_DISP>;
                                reset-names     = "hqvdp";
                                resets          = <&softreset STIH407_HDQVDP_SOFTRESET>;
                                st,vtg                = <&vtg_main>;
                };
        };
        ...
};