CPU capacity bindings

CPU heterogeneity 정보

한 chip 안에서 power/performance 특성이 다른 CPU를 함께 구성할 수 있습니다. Kernel이 차이를 인식하고 scheduling 결정을 내리려면 devicetree가 추가 정보를 제공해야 합니다.

CPU capacity 정의와 측정

CPU capacity는 scheduler에 CPU heterogeneity를 알려 주는 수치입니다. 차이는 ARM big.LITTLE 같은 microarchitecture 차이 또는 여러 frequency domain을 가진 SMP의 최대 frequency 차이에서 올 수 있습니다. 이 값은 CPU 상대 성능의 first-order approximation입니다.

적절한 benchmark로 capacity를 얻어야 합니다. 특정 benchmark의 유효성이나 적합성을 보장하지는 않지만 single-threaded 또는 CPU-affine이어야 하고, 실행 CPU frequency로 결과를 나누며, 실행 중 dynamic frequency scaling의 영향을 받지 않아야 합니다.

현재 권장 방식은 cache를 enable한 상태에서 각 CPU를 maximum frequency로 두고 Dhrystone을 실행하는 것입니다. DMIPS score를 실행 frequency(MHz)로 나눠 DMIPS/MHz를 구한 뒤 system에서 가장 높은 score를 기준으로 normalize합니다.

capacity-dmips-mhz 속성

`capacity-dmips-mhz`는 CPU node의 선택적 u32 속성이며 normalized DMIPS/MHz로 CPU capacity를 나타냅니다. Boot 시 kernel은 해당 CPU의 maximum available frequency를 사용해 내부 capacity 값을 계산합니다.

이 속성은 all-or-nothing입니다. 한 CPU node에 지정했다면 모든 CPU node에 지정해야 하며, 하나라도 빠지면 모든 CPU가 default capacity로 fallback합니다.

cpufreq를 사용할 수 없으면 DT parsing 중 발견한 최고 `capacity-dmips-mhz` 값을 기준으로 이 값 자체를 normalize하여 final capacity를 계산합니다.

ARM64 6-CPU, 2-cluster 예제

첫 예제는 ARM64 6-CPU system의 A57 cluster0 두 core와 A53 cluster1 네 core를 기술합니다. Scaled DMIPS/MHz 값은 cluster0이 1024, cluster1이 578입니다.

OS가 maximum frequency를 추가 반영합니다. Cluster0은 1100 MHz, cluster1은 850 MHz이므로 cluster0 final capacity는 1024, cluster1은 `578*850/1100 = 446`입니다.

CPU map, PSCI idle state, SCPI DVFS clock, shared L2 cache와 모든 CPU node의 `capacity-dmips-mhz`를 포함한 원문 예제를 그대로 보존합니다.

cpus {
        #address-cells = <2>;
        #size-cells = <0>;

        cpu-map {
                cluster0 {
                        core0 {
                                cpu = <&A57_0>;
                        };
                        core1 {
                                cpu = <&A57_1>;
                        };
                };

                cluster1 {
                        core0 {
                                cpu = <&A53_0>;
                        };
                        core1 {
                                cpu = <&A53_1>;
                        };
                        core2 {
                                cpu = <&A53_2>;
                        };
                        core3 {
                                cpu = <&A53_3>;
                        };
                };
        };

        idle-states {
                entry-method = "psci";

                CPU_SLEEP_0: cpu-sleep-0 {
                        compatible = "arm,idle-state";
                        arm,psci-suspend-param = <0x0010000>;
                        local-timer-stop;
                        entry-latency-us = <100>;
                        exit-latency-us = <250>;
                        min-residency-us = <150>;
                };

                CLUSTER_SLEEP_0: cluster-sleep-0 {
                        compatible = "arm,idle-state";
                        arm,psci-suspend-param = <0x1010000>;
                        local-timer-stop;
                        entry-latency-us = <800>;
                        exit-latency-us = <700>;
                        min-residency-us = <2500>;
                };
        };

        A57_0: cpu@0 {
                compatible = "arm,cortex-a57";
                reg = <0x0 0x0>;
                device_type = "cpu";
                enable-method = "psci";
                next-level-cache = <&A57_L2>;
                clocks = <&scpi_dvfs 0>;
                cpu-idle-states = <&CPU_SLEEP_0 &CLUSTER_SLEEP_0>;
                capacity-dmips-mhz = <1024>;
        };

        A57_1: cpu@1 {
                compatible = "arm,cortex-a57";
                reg = <0x0 0x1>;
                device_type = "cpu";
                enable-method = "psci";
                next-level-cache = <&A57_L2>;
                clocks = <&scpi_dvfs 0>;
                cpu-idle-states = <&CPU_SLEEP_0 &CLUSTER_SLEEP_0>;
                capacity-dmips-mhz = <1024>;
        };

        A53_0: cpu@100 {
                compatible = "arm,cortex-a53";
                reg = <0x0 0x100>;
                device_type = "cpu";
                enable-method = "psci";
                next-level-cache = <&A53_L2>;
                clocks = <&scpi_dvfs 1>;
                cpu-idle-states = <&CPU_SLEEP_0 &CLUSTER_SLEEP_0>;
                capacity-dmips-mhz = <578>;
        };

        A53_1: cpu@101 {
                compatible = "arm,cortex-a53";
                reg = <0x0 0x101>;
                device_type = "cpu";
                enable-method = "psci";
                next-level-cache = <&A53_L2>;
                clocks = <&scpi_dvfs 1>;
                cpu-idle-states = <&CPU_SLEEP_0 &CLUSTER_SLEEP_0>;
                capacity-dmips-mhz = <578>;
        };

        A53_2: cpu@102 {
                compatible = "arm,cortex-a53";
                reg = <0x0 0x102>;
                device_type = "cpu";
                enable-method = "psci";
                next-level-cache = <&A53_L2>;
                clocks = <&scpi_dvfs 1>;
                cpu-idle-states = <&CPU_SLEEP_0 &CLUSTER_SLEEP_0>;
                capacity-dmips-mhz = <578>;
        };

        A53_3: cpu@103 {
                compatible = "arm,cortex-a53";
                reg = <0x0 0x103>;
                device_type = "cpu";
                enable-method = "psci";
                next-level-cache = <&A53_L2>;
                clocks = <&scpi_dvfs 1>;
                cpu-idle-states = <&CPU_SLEEP_0 &CLUSTER_SLEEP_0>;
                capacity-dmips-mhz = <578>;
        };

        A57_L2: l2-cache0 {
                compatible = "cache";
        };

        A53_L2: l2-cache1 {
                compatible = "cache";
        };
};

ARM32 4-CPU, 2-cluster 예제

두 번째 예제는 ARM32 4-CPU system입니다. CPU0과 CPU1은 1 GHz, CPU2와 CPU3은 500 MHz에서 동작하며 `capacity-dmips-mhz`는 앞 두 CPU가 2, 뒤 두 CPU가 1입니다.

같은 frequency에서 CPU0/1이 CPU2/3보다 두 배 빠르다는 뜻입니다. 실제 final capacity는 이 microarchitectural ratio와 각 maximum frequency를 함께 반영합니다.

cpus {
        #address-cells = <1>;
        #size-cells = <0>;

        cpu0: cpu@0 {
                device_type = "cpu";
                compatible = "arm,cortex-a15";
                reg = <0>;
                capacity-dmips-mhz = <2>;
        };

        cpu1: cpu@1 {
                device_type = "cpu";
                compatible = "arm,cortex-a15";
                reg = <1>;
                capacity-dmips-mhz = <2>;
        };

        cpu2: cpu@2 {
                device_type = "cpu";
                compatible = "arm,cortex-a15";
                reg = <0x100>;
                capacity-dmips-mhz = <1>;
        };

        cpu3: cpu@3 {
                device_type = "cpu";
                compatible = "arm,cortex-a15";
                reg = <0x101>;
                capacity-dmips-mhz = <1>;
        };
};

CPU binding 참조

CPU node 자체의 공통 속성은 ARM Linux Kernel CPU binding `Documentation/devicetree/bindings/arm/cpus.yaml`을 참조합니다.