TI FAPLL clock | Linux 6.18.37

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

fapll.txt:1-31

Reference/bypass input, output index와 원문의 clock-cell 불일치를 설명합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기

1 Binding for Texas Instruments FAPLL clock.

3 This binding uses the common clock binding[1]. It assumes a

4 register-mapped FAPLL with usually two selectable input clocks

5 (reference clock and bypass clock), and one or more child

6 syntesizers.

8 [1] Documentation/devicetree/bindings/clock/clock-bindings.txt

10 Required properties:

11 - compatible : shall be "ti,dm816-fapll-clock"

12 - #clock-cells : from common clock binding; shall be set to 0.

13 - clocks : link phandles of parent clocks (clk-ref and clk-bypass)

14 - reg : address and length of the register set for controlling the FAPLL.

16 Examples:

17 main_fapll: main_fapll {

18 #clock-cells = <1>;

19 compatible = "ti,dm816-fapll-clock";

20 reg = <0x400 0x40>;

21 clocks = <&sys_clkin_ck &sys_clkin_ck>;

22 clock-indices = <1>, <2>, <3>, <4>, <5>,

23 <6>, <7>;

24 clock-output-names = "main_pll_clk1",

25 "main_pll_clk2",

26 "main_pll_clk3",

27 "main_pll_clk4",

28 "main_pll_clk5",

29 "main_pll_clk6",

30 "main_pll_clk7";

31 };

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

TI FAPLL과 child synthesizer

1-15

Texas Instruments FAPLL clock 바인딩입니다. 공통 clock 바인딩을 사용하며, 일반적으로 reference clock과 bypass clock의 두 selectable input 및 하나 이상의 child synthesizer를 가진 register-mapped FAPLL을 가정합니다.

`compatible`은 `ti,dm816-fapll-clock`입니다. 설명의 `#clock-cells`는 0으로 지정되어 있고, `clocks`에는 `clk-ref`와 `clk-bypass` parent phandle을, `reg`에는 FAPLL control register set의 address와 length를 넣습니다.

DM816 FAPLL outputs

clk-ref / clk-bypassSelectable parents

DM816 FAPLLRegister-mapped PLL

Child synthesizersOne or more

Named output clocksclock-indices로 선택

두 selectable input이 FAPLL과 child synthesizer를 거쳐 여러 indexed output을 만듭니다.

일곱 FAPLL output 예제

16-31

예제는 `#clock-cells = <1>`을 사용해 index 1부터 7까지 일곱 output을 제공합니다. 이는 앞의 필수 속성 설명에 적힌 0과 다르며 원문 값을 그대로 보존합니다.

`clock-indices` 1..7은 `main_pll_clk1`부터 `main_pll_clk7`까지의 `clock-output-names`와 같은 순서로 대응합니다.

main_fapll: main_fapll {
        #clock-cells = <1>;
        compatible = "ti,dm816-fapll-clock";
        reg = <0x400 0x40>;
        clocks = <&sys_clkin_ck &sys_clkin_ck>;
        clock-indices = <1>, <2>, <3>, <4>, <5>,
                        <6>, <7>;
        clock-output-names = "main_pll_clk1",
                             "main_pll_clk2",
                             "main_pll_clk3",
                             "main_pll_clk4",
                             "main_pll_clk5",
                             "main_pll_clk6",
                             "main_pll_clk7";
};