요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.
1. 요약·해설
원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.
2. 영어 원문 전체
번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.
원문 전체 펼치기
Binding for a ST multiplexed clock driver.
This binding supports only simple indexed multiplexers, it does not
support table based parent index to hardware value translations.
This binding uses the common clock binding[1].
[1] Documentation/devicetree/bindings/clock/clock-bindings.txt
Required properties:
- compatible : shall be:
"st,stih407-clkgen-a9-mux"
- #clock-cells : from common clock binding; shall be set to 0.
- reg : A Base address and length of the register set.
- clocks : from common clock binding
Example:
clk_m_a9: clk-m-a9@92b0000 {
#clock-cells = <0>;
compatible = "st,stih407-clkgen-a9-mux";
reg = <0x92b0000 0x10000>;
clocks = <&clockgen_a9_pll 0>,
<&clockgen_a9_pll 0>,
<&clk_s_c0_flexgen 13>,
<&clk_m_a9_ext2f_div2>;
};
3. 한국어 전문 번역
영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.
ST Clockgen indexed mux
1-20ST multiplexed clock driver 바인딩입니다. 단순한 index 기반 multiplexer만 지원하며, parent index를 별도의 hardware value로 바꾸는 table 기반 변환은 지원하지 않습니다.
공통 clock 바인딩을 사용합니다. 필수 `compatible`은 `st,stih407-clkgen-a9-mux`, `#clock-cells`는 0입니다. `reg`에는 register set의 base address와 length를, `clocks`에는 공통 clock 바인딩 형식의 parent 목록을 지정합니다.
Consumer가 지정한 단순 index가 parent 목록에서 clock 하나를 선택합니다.
A9 mux 예제
21-32예제 `clk_m_a9` node는 `0x92b0000`의 register 영역을 사용하고 네 parent entry를 index 순서대로 제공합니다. 같은 PLL output이 두 index에 반복될 수 있으며, Flexgen output 13과 외부 divided clock도 후보에 포함됩니다.
clk_m_a9: clk-m-a9@92b0000 {
#clock-cells = <0>;
compatible = "st,stih407-clkgen-a9-mux";
reg = <0x92b0000 0x10000>;
clocks = <&clockgen_a9_pll 0>,
<&clockgen_a9_pll 0>,
<&clk_s_c0_flexgen 13>,
<&clk_m_a9_ext2f_div2>;
};
요약과 해설
st,clkgen-mux.txt:1-32Parent 목록의 index를 hardware mux에 직접 적용하는 구조를 설명합니다.