NVIDIA Tegra DFLL FCPU

Tegra DFLL 구조와 필수 자원

NVIDIA Tegra124 DFLL FCPU clock source

이 바인딩은 공통 clock 바인딩 `Documentation/devicetree/bindings/clock/clock-bindings.txt`를 사용합니다.

Tegra의 DFLL IP block은 fast CPU cluster를 clocking하기 위한 root clock source입니다. CPU voltage rail `VDD_CPU`에 연결된 free-running voltage-controlled oscillator와 closed-loop control module로 구성됩니다.

Closed-loop module은 I2C bus 또는 PWM signal로 off-chip PMIC와 통신하여 `VDD_CPU` voltage를 자동 조정합니다.

필수 `compatible`은 Tegra124의 `nvidia,tegra124-dfll` 또는 Tegra210의 `nvidia,tegra210-dfll`입니다.

`reg`에는 순서대로 DFLL control logic register, I2C output logic register, integrated I2C master controller register, voltage register value용 lookup table RAM을 지정합니다.

`interrupts`는 DFLL block interrupt입니다. `clocks`는 `clock-names`의 각 entry를 포함해야 하며 이름은 DFLL control logic source인 `soc`, closed-loop reference인 `ref`, integrated I2C master source인 `i2c`입니다.

`resets`는 `reset-names`의 각 entry를 포함해야 하며 `dvco`는 DFLL DVCO reset control입니다. Reset 바인딩은 `../reset/reset.txt`를 참조합니다.

`#clock-cells`는 0이고 `clock-output-names`는 output clock 이름입니다. `vdd-cpu-supply`는 DFLL hardware가 제어하기 시작할 CPU voltage rail regulator입니다. Driver는 이 regulator에서 I2C register, control value와 지원 voltage를 조회합니다.

Control loop 매개변수와 mode 선택

필수 control loop 매개변수 `nvidia,sample-rate`는 DFLL loop sample rate입니다. `nvidia,droop-ctrl`은 TRM의 `CL_DVFS_DROOP_CTRL` register를 따르고 `nvidia,force-mode`는 `DFLL_PARAMS_FORCE_MODE` field를 따릅니다.

`nvidia,cf`, `nvidia,ci`, `nvidia,cg`는 각각 TRM의 `DFLL_PARAMS_CF_PARAM`, `DFLL_PARAMS_CI_PARAM`, `DFLL_PARAMS_CG_PARAM` field를 따르는 numeric 값입니다.

선택적 `nvidia,cg-scale`은 TRM의 `DFLL_PARAMS_CG_SCALE` field를 따르는 boolean 값입니다.

선택적 mode 속성 `nvidia,pwm-to-pmic`을 사용하면 I2C 대신 PWM으로 regulator를 제어합니다.

I2C 및 PWM mode별 속성

I2C mode에서 full-speed mode를 사용하면 필수 `nvidia,i2c-fs-rate`에 I2C transfer rate를 지정합니다.

PWM mode의 `nvidia,pwm-period-nanoseconds`는 PWM square wave period입니다. `nvidia,pwm-tristate-microvolts`는 PWM control이 disabled되고 output이 tristate일 때 regulator voltage이며 보통 resistor divider로 hardware에 구성됩니다.

`nvidia,pwm-min-microvolts`는 PWM control이 enabled되고 output이 low일 때의 regulator voltage, 즉 지원되는 최소 output voltage입니다.

`nvidia,pwm-voltage-step-microvolts`는 duty cycle이 1/33 증가할 때의 voltage 증가량입니다. 예를 들어 2/33 duty cycle의 voltage는 `nvidia,pwm-min-microvolts + nvidia,pwm-voltage-step-microvolts * 2`입니다.

`pinctrl-0`은 PWM control enabled 상태, `pinctrl-1`은 disabled 상태의 I/O pad configuration입니다. `pinctrl-names`에는 각각 `dvfs_pwm_enable`, `dvfs_pwm_disable`이 있어야 합니다.

Tegra124 I2C mode 예

I2C 예제는 Tegra124 DFLL의 네 register 영역, 세 clock input, DVCO reset, CPU regulator와 loop parameter를 지정하고 I2C transfer rate를 400 kHz로 설정합니다.

clock@70110000 {
        compatible = "nvidia,tegra124-dfll";
        reg = <0 0x70110000 0 0x100>, /* DFLL control */
              <0 0x70110000 0 0x100>, /* I2C output control */
              <0 0x70110100 0 0x100>, /* Integrated I2C controller */
              <0 0x70110200 0 0x100>; /* Look-up table RAM */
        interrupts = <GIC_SPI 62 IRQ_TYPE_LEVEL_HIGH>;
        clocks = <&tegra_car TEGRA124_CLK_DFLL_SOC>,
                 <&tegra_car TEGRA124_CLK_DFLL_REF>,
                 <&tegra_car TEGRA124_CLK_I2C5>;
        clock-names = "soc", "ref", "i2c";
        resets = <&tegra_car TEGRA124_RST_DFLL_DVCO>;
        reset-names = "dvco";
        #clock-cells = <0>;
        clock-output-names = "dfllCPU_out";
        vdd-cpu-supply = <&vdd_cpu>;

        nvidia,sample-rate = <12500>;
        nvidia,droop-ctrl = <0x00000f00>;
        nvidia,force-mode = <1>;
        nvidia,cf = <10>;
        nvidia,ci = <0>;
        nvidia,cg = <2>;

        nvidia,i2c-fs-rate = <400000>;
};

Tegra210 PWM mode 예

PWM 예제는 2.5 us period, 708 mV minimum, 1 V tristate voltage와 19.2 mV step을 사용하고 active/inactive pinctrl state를 연결합니다. 원문의 clock entry 끝에 있는 이중 세미콜론도 그대로 보존합니다.

clock@70110000 {
        compatible = "nvidia,tegra124-dfll";
        reg = <0 0x70110000 0 0x100>, /* DFLL control */
              <0 0x70110000 0 0x100>, /* I2C output control */
              <0 0x70110100 0 0x100>, /* Integrated I2C controller */
              <0 0x70110200 0 0x100>; /* Look-up table RAM */
        interrupts = <GIC_SPI 62 IRQ_TYPE_LEVEL_HIGH>;
        clocks = <&tegra_car TEGRA210_CLK_DFLL_SOC>,
                 <&tegra_car TEGRA210_CLK_DFLL_REF>,
                 <&tegra_car TEGRA124_CLK_I2C5>;;
        clock-names = "soc", "ref", "i2c";
        resets = <&tegra_car TEGRA124_RST_DFLL_DVCO>;
        reset-names = "dvco";
        #clock-cells = <0>;
        clock-output-names = "dfllCPU_out";

        nvidia,sample-rate = <25000>;
        nvidia,droop-ctrl = <0x00000f00>;
        nvidia,force-mode = <1>;
        nvidia,cf = <6>;
        nvidia,ci = <0>;
        nvidia,cg = <2>;

        nvidia,pwm-min-microvolts = <708000>; /* 708mV */
        nvidia,pwm-period-nanoseconds = <2500>; /* 2.5us */
        nvidia,pwm-to-pmic;
        nvidia,pwm-tristate-microvolts = <1000000>;
        nvidia,pwm-voltage-step-microvolts = <19200>; /* 19.2mV */

        pinctrl-names = "dvfs_pwm_enable", "dvfs_pwm_disable";
        pinctrl-0 = <&dvfs_pwm_active_state>;
        pinctrl-1 = <&dvfs_pwm_inactive_state>;
};

DVFS PWM pinmux 예

완전성을 위해 추가된 pinmux 예입니다. 바인딩 문서는 `Documentation/devicetree/bindings/pinctrl/nvidia,tegra210-pinmux.yaml`이며 active 상태는 tristate를 disable하고 inactive 상태는 enable합니다.

/* pinmux nodes added for completeness. Binding doc can be found in:
 * Documentation/devicetree/bindings/pinctrl/nvidia,tegra210-pinmux.yaml
 */

pinmux: pinmux@700008d4 {
        dvfs_pwm_active_state: dvfs_pwm_active {
                dvfs_pwm_pbb1 {
                        nvidia,pins = "dvfs_pwm_pbb1";
                        nvidia,tristate = <TEGRA_PIN_DISABLE>;
                };
        };
        dvfs_pwm_inactive_state: dvfs_pwm_inactive {
                dvfs_pwm_pbb1 {
                        nvidia,pins = "dvfs_pwm_pbb1";
                        nvidia,tristate = <TEGRA_PIN_ENABLE>;
                };
        };
};