HiSilicon Hi3670 clock controller | Linux 6.18.37

요약·해설, 영어 원문, 전체 번역을 구분해 실었습니다. API 이름, 코드 심벌, 소스 경로는 원문 표기를 유지합니다.

1. 요약·해설

원문의 핵심 내용을 정리하고 커널 프로그래밍에 필요한 설명을 덧붙였습니다. 아래의 전체 번역과는 별도로 작성한 해설입니다.

요약과 해설

hi3670-clock.txt:1-43

Controller block별 compatible과 UART0 gate/peripheral clock을 설명합니다.

2. 영어 원문 전체

번역에 사용한 Linux v6.18.37 원문입니다. 줄 번호는 해당 버전의 소스 파일을 기준으로 합니다.

원문 전체 펼치기

1 * Hisilicon Hi3670 Clock Controller

3 The Hi3670 clock controller generates and supplies clock to various

4 controllers within the Hi3670 SoC.

6 Required Properties:

8 - compatible: the compatible should be one of the following strings to

9 indicate the clock controller functionality.

11 - "hisilicon,hi3670-crgctrl"

12 - "hisilicon,hi3670-pctrl"

13 - "hisilicon,hi3670-pmuctrl"

14 - "hisilicon,hi3670-sctrl"

15 - "hisilicon,hi3670-iomcu"

16 - "hisilicon,hi3670-media1-crg"

17 - "hisilicon,hi3670-media2-crg"

19 - reg: physical base address of the controller and length of memory mapped

20 region.

22 - #clock-cells: should be 1.

24 Each clock is assigned an identifier and client nodes use this identifier

25 to specify the clock which they consume.

27 All these identifier could be found in <dt-bindings/clock/hi3670-clock.h>.

29 Examples:

30 crg_ctrl: clock-controller@fff35000 {

31 compatible = "hisilicon,hi3670-crgctrl", "syscon";

32 reg = <0x0 0xfff35000 0x0 0x1000>;

33 #clock-cells = <1>;

34 };

36 uart0: serial@fdf02000 {

37 compatible = "arm,pl011", "arm,primecell";

38 reg = <0x0 0xfdf02000 0x0 0x1000>;

39 interrupts = <GIC_SPI 74 IRQ_TYPE_LEVEL_HIGH>;

40 clocks = <&crg_ctrl HI3670_CLK_GATE_UART0>,

41 <&crg_ctrl HI3670_PCLK>;

42 clock-names = "uartclk", "apb_pclk";

43 };

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미에 맞춰 전체 내용을 번역했습니다. 코드, 함수명, 코드 심벌, URL은 원문 표기를 유지합니다.

Hi3670 clock controller 속성

1-28

HiSilicon Hi3670 Clock Controller

Hi3670 clock controller는 Hi3670 SoC 안의 여러 controller에 clock을 생성하여 공급합니다.

기능에 따른 필수 `compatible`은 `hisilicon,hi3670-crgctrl`, `hisilicon,hi3670-pctrl`, `hisilicon,hi3670-pmuctrl`, `hisilicon,hi3670-sctrl`, `hisilicon,hi3670-iomcu`, `hisilicon,hi3670-media1-crg`, `hisilicon,hi3670-media2-crg` 중 하나입니다.

`reg`에는 controller의 physical base address와 memory-mapped region 길이를 지정합니다. `#clock-cells`는 1이어야 합니다.

각 clock에는 identifier가 할당되고 client node는 소비할 clock을 이 identifier로 지정합니다. identifier는 `<dt-bindings/clock/hi3670-clock.h>`에 정의되어 있습니다.

Hi3670 clock controller 기능

Blockcompatible

CRGhisilicon,hi3670-crgctrl

Peripheral controlhisilicon,hi3670-pctrl

PMU controlhisilicon,hi3670-pmuctrl

System controlhisilicon,hi3670-sctrl

I/O MCUhisilicon,hi3670-iomcu

Media 1 CRGhisilicon,hi3670-media1-crg

Media 2 CRGhisilicon,hi3670-media2-crg

Clock controller block별 compatible 값을 정리합니다.

CRG와 UART0 consumer 예

29-43

예제는 Hi3670 CRG의 UART0 gate clock과 peripheral clock을 PL011 UART에 연결합니다.

crg_ctrl: clock-controller@fff35000 {
        compatible = "hisilicon,hi3670-crgctrl", "syscon";
        reg = <0x0 0xfff35000 0x0 0x1000>;
        #clock-cells = <1>;
};

uart0: serial@fdf02000 {
        compatible = "arm,pl011", "arm,primecell";
        reg = <0x0 0xfdf02000 0x0 0x1000>;
        interrupts = <GIC_SPI 74 IRQ_TYPE_LEVEL_HIGH>;
        clocks = <&crg_ctrl HI3670_CLK_GATE_UART0>,
                 <&crg_ctrl HI3670_PCLK>;
        clock-names = "uartclk", "apb_pclk";
};