Documentation/devicetree/bindings/cache/freescale-l2cache.txt GitHub 원문 ↗

Linux 6.18.37 · Devicetree Bindings

Freescale L2 cache controller

QorIQ 및 QorIQ Qonverge L2 cache의 크기, line size와 error interrupt 바인딩입니다.

Source pathDocumentation/devicetree/bindings/cache/freescale-l2cache.txt
Source versionLinux v6.18.37
TranslationDUJINLABS 전문 번역 + 해설

요약·해설, 영어 원문, 전체 번역을 구분해 실었습니다. API 이름, 코드 심벌, 소스 경로는 원문 표기를 유지합니다.

1. 요약·해설

원문의 핵심 내용을 정리하고 커널 프로그래밍에 필요한 설명을 덧붙였습니다. 아래의 전체 번역과는 별도로 작성한 해설입니다.

요약과 해설

freescale-l2cache.txt:1-55

지원되는 Freescale SoC compatible 목록과 controller register 및 cache geometry를 설명합니다.

2. 영어 원문 전체

번역에 사용한 Linux v6.18.37 원문입니다. 줄 번호는 해당 버전의 소스 파일을 기준으로 합니다.

원문 전체 펼치기
1 Freescale L2 Cache Controller
2
3 L2 cache is present in Freescale's QorIQ and QorIQ Qonverge platforms.
4 The cache bindings explained below are Devicetree Specification compliant
5
6 Required Properties:
7
8 - compatible : Should include one of the following:
9 "fsl,b4420-l2-cache-controller"
10 "fsl,b4860-l2-cache-controller"
11 "fsl,bsc9131-l2-cache-controller"
12 "fsl,bsc9132-l2-cache-controller"
13 "fsl,c293-l2-cache-controller"
14 "fsl,mpc8536-l2-cache-controller"
15 "fsl,mpc8540-l2-cache-controller"
16 "fsl,mpc8541-l2-cache-controller"
17 "fsl,mpc8544-l2-cache-controller"
18 "fsl,mpc8548-l2-cache-controller"
19 "fsl,mpc8555-l2-cache-controller"
20 "fsl,mpc8560-l2-cache-controller"
21 "fsl,mpc8568-l2-cache-controller"
22 "fsl,mpc8569-l2-cache-controller"
23 "fsl,mpc8572-l2-cache-controller"
24 "fsl,p1010-l2-cache-controller"
25 "fsl,p1011-l2-cache-controller"
26 "fsl,p1012-l2-cache-controller"
27 "fsl,p1013-l2-cache-controller"
28 "fsl,p1014-l2-cache-controller"
29 "fsl,p1015-l2-cache-controller"
30 "fsl,p1016-l2-cache-controller"
31 "fsl,p1020-l2-cache-controller"
32 "fsl,p1021-l2-cache-controller"
33 "fsl,p1022-l2-cache-controller"
34 "fsl,p1023-l2-cache-controller"
35 "fsl,p1024-l2-cache-controller"
36 "fsl,p1025-l2-cache-controller"
37 "fsl,p2010-l2-cache-controller"
38 "fsl,p2020-l2-cache-controller"
39 "fsl,t2080-l2-cache-controller"
40 "fsl,t4240-l2-cache-controller"
41 and "cache".
42 - reg : Address and size of L2 cache controller registers
43 - cache-size : Size of the entire L2 cache
44 - interrupts : Error interrupt of L2 controller
45 - cache-line-size : Size of L2 cache lines
46
47 Example:
48
49 L2: l2-cache-controller@20000 {
50 compatible = "fsl,bsc9132-l2-cache-controller", "cache";
51 reg = <0x20000 0x1000>;
52 cache-line-size = <32>; // 32 bytes
53 cache-size = <0x40000>; // L2,256K
54 interrupts = <16 2 1 0>;
55 };
56

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미에 맞춰 전체 내용을 번역했습니다. 코드, 함수명, 코드 심벌, URL은 원문 표기를 유지합니다.

Freescale L2 cache controller 속성

1-46

Freescale L2 Cache Controller

L2 cache는 Freescale QorIQ 및 QorIQ Qonverge 플랫폼에 있습니다. 이 바인딩은 Devicetree Specification을 준수합니다.

필수 `compatible`은 `fsl,b4420-l2-cache-controller`, `fsl,b4860-l2-cache-controller`, `fsl,bsc9131-l2-cache-controller`, `fsl,bsc9132-l2-cache-controller`, `fsl,c293-l2-cache-controller` 중 하나와 `cache`를 포함합니다.

MPC 계열 값은 `fsl,mpc8536-l2-cache-controller`, `fsl,mpc8540-l2-cache-controller`, `fsl,mpc8541-l2-cache-controller`, `fsl,mpc8544-l2-cache-controller`, `fsl,mpc8548-l2-cache-controller`, `fsl,mpc8555-l2-cache-controller`, `fsl,mpc8560-l2-cache-controller`, `fsl,mpc8568-l2-cache-controller`, `fsl,mpc8569-l2-cache-controller`, `fsl,mpc8572-l2-cache-controller`입니다.

P1 계열 값은 `fsl,p1010-l2-cache-controller`, `fsl,p1011-l2-cache-controller`, `fsl,p1012-l2-cache-controller`, `fsl,p1013-l2-cache-controller`, `fsl,p1014-l2-cache-controller`, `fsl,p1015-l2-cache-controller`, `fsl,p1016-l2-cache-controller`입니다.

P102x와 P2 계열 값은 `fsl,p1020-l2-cache-controller`, `fsl,p1021-l2-cache-controller`, `fsl,p1022-l2-cache-controller`, `fsl,p1023-l2-cache-controller`, `fsl,p1024-l2-cache-controller`, `fsl,p1025-l2-cache-controller`, `fsl,p2010-l2-cache-controller`, `fsl,p2020-l2-cache-controller`입니다.

T 계열 값은 `fsl,t2080-l2-cache-controller`, `fsl,t4240-l2-cache-controller`입니다.

`reg`에는 L2 cache controller register의 주소와 크기, `cache-size`에는 전체 L2 cache 크기, `interrupts`에는 L2 controller error interrupt, `cache-line-size`에는 L2 cache line 크기를 지정합니다.

Freescale L2 compatible 계열
계열모델
B/Qonvergeb4420, b4860, bsc9131, bsc9132, c293
MPCmpc8536, 8540, 8541, 8544, 8548, 8555, 8560, 8568, 8569, 8572
P101xp1010, p1011, p1012, p1013, p1014, p1015, p1016
P102x/P2p1020, p1021, p1022, p1023, p1024, p1025, p2010, p2020
Tt2080, t4240

지원되는 controller 문자열을 SoC 계열별로 묶어 표시합니다.

BSC9132 L2 cache 예

47-55

예제는 BSC9132의 256 KiB L2 cache를 32-byte cache line, 0x1000-byte controller register 영역과 error interrupt로 기술합니다.

L2: l2-cache-controller@20000 {
        compatible = "fsl,bsc9132-l2-cache-controller", "cache";
        reg = <0x20000 0x1000>;
        cache-line-size = <32>; // 32 bytes
        cache-size = <0x40000>; // L2,256K
        interrupts = <16 2 1 0>;
};