NVIDIA Tegra GMI bus

Tegra GMI bus와 chip-select 주소

NVIDIA Tegra Generic Memory Interface bus Device Tree 바인딩

Generic Memory Interface bus는 internal memory와 external memory 사이의 전송을 지원합니다. synchronous/asynchronous NOR, FPGA, UART 등 여러 고속 장치를 연결할 수 있습니다.

실제 장치는 GMI 노드의 child node에서 인스턴스화됩니다.

필수 `compatible`은 Tegra20의 `nvidia,tegra20-gmi` 또는 Tegra30의 `nvidia,tegra30-gmi`입니다. `reg`에는 GMI controller register의 위치와 길이를 지정합니다.

`clocks`와 `resets`에는 각각 `clock-names`와 `reset-names`의 각 entry에 해당하는 항목이 있어야 합니다. 두 이름 목록은 모두 `gmi`를 포함해야 합니다.

GMI 주소 공간의 physical base address를 나타내는 `#address-cells`는 2여야 하며 address range 크기를 나타내는 `#size-cells`는 1이어야 합니다.

`ranges`는 사용하는 각 chip-select line의 memory layout을 반영해야 합니다. 현재 한 entry만 지원하며 형식은 `<cs-number> <offset> <physical address of mapping> <size>`입니다.

GMI controller에는 내부 chip-select 주소 decoding 기능이 없습니다. 따라서 chip-select는 software로 관리하거나 외부 chip-select decoding logic을 사용해야 합니다.

여러 장치를 지원하는 외부 chip-select logic을 사용한다면 장치들이 같은 timing을 사용하며 대개 같은 유형이라고 가정합니다. 또한 모든 장치가 256 MB 주소 범위 안에 들어간다고 가정합니다. 이 경우 active chip-select line을 나타내는 child device 하나만 지원합니다.

chip-select 번호는 `ranges`의 child address 두 번째 cell에서 decoding합니다. `ranges`가 없거나 비어 있으면 `reg`의 첫 번째 cell에서 decoding합니다.

SNOR 신호와 timing 속성

선택적 child chip-select 속성 `nvidia,snor-data-width-32bit`는 기본 16-bit 대신 32-bit data bus를 사용합니다. `nvidia,snor-mux-mode`는 address/data MUX mode를 활성화합니다.

`nvidia,snor-rdy-active-before-data`는 data보다 한 cycle 먼저 RDY를 assert하며 생략하면 data와 함께 assert합니다. `nvidia,snor-rdy-active-high`, `nvidia,snor-adv-active-high`, `nvidia,snor-oe-active-high`, `nvidia,snor-cs-active-high`는 각각 RDY, ADV, WE/OE, CS 신호를 active-high로 설정합니다.

Timing 값에는 특별한 해석이 있습니다. Tegra TRM에 따르면 0을 program하면 1 clock cycle이 되므로 실제 cycle 수는 programmed cycle + 1입니다.

`nvidia,snor-muxed-width`는 MUX address/data가 bus에 assert되는 cycle 수로 범위는 0-15, 기본값은 1입니다.

`nvidia,snor-hold-width`는 SLAVE/MASTER request에서 WR_N, MASTER request에서 OE_N이 deassert된 뒤 CE가 계속 assert되는 cycle 수입니다. 범위는 0-15, 기본값은 1입니다.

`nvidia,snor-adv-width`는 ADV가 assert되는 cycle 수로 0-15, 기본값 1입니다. `nvidia,snor-ce-width`는 CE가 assert되기 전 cycle 수로 0-15, 기본값 4입니다.

`nvidia,snor-we-width`는 WE가 assert되는 cycle 수로 0-15, 기본값 1입니다. `nvidia,snor-oe-width`는 OE가 assert되는 cycle 수로 0-255, 기본값 1입니다. `nvidia,snor-wait-width`는 READY가 assert되기 전 cycle 수로 0-255, 기본값 3입니다.

외부 decoding을 사용하는 두 CAN controller 예

두 SJA1000 CAN controller가 GMI bus의 같은 chip-select CS4에 연결된 예입니다. 외부 주소 decoding을 사용하므로 두 controller를 `simple-bus` 노드로 감쌉니다.

gmi@70009000 {
        compatible = "nvidia,tegra20-gmi";
        reg = <0x70009000 0x1000>;
        #address-cells = <2>;
        #size-cells = <1>;
        clocks = <&tegra_car TEGRA20_CLK_NOR>;
        clock-names = "gmi";
        resets = <&tegra_car 42>;
        reset-names = "gmi";
        ranges = <4 0 0xd0000000 0xfffffff>;

        bus@4,0 {
                compatible = "simple-bus";
                #address-cells = <1>;
                #size-cells = <1>;
                ranges = <0 4 0 0x40100>;

                nvidia,snor-mux-mode;
                nvidia,snor-adv-active-high;

                can@0 {
                        reg = <0 0x100>;
                        ...
                };

                can@40000 {
                        reg = <0x40000 0x100>;
                        ...
                };
        };
};

단일 CAN controller 예

다음 예는 GMI bus의 CS4에 SJA1000 CAN controller 하나를 직접 연결하고 `reg = <4 0 0x100>`에서 chip-select와 offset을 지정합니다.

gmi@70009000 {
        compatible = "nvidia,tegra20-gmi";
        reg = <0x70009000 0x1000>;
        #address-cells = <2>;
        #size-cells = <1>;
        clocks = <&tegra_car TEGRA20_CLK_NOR>;
        clock-names = "gmi";
        resets = <&tegra_car 42>;
        reset-names = "gmi";
        ranges = <4 0 0xd0000000 0xfffffff>;

        can@4,0 {
                reg = <4 0 0x100>;
                nvidia,snor-mux-mode;
                nvidia,snor-adv-active-high;
                ...
        };
};