← Documents Documentation/devicetree/bindings/bus/brcm,bus-axi.txt GitHub 원문 ↗

Linux 6.18.37 · Devicetree Bindings

Broadcom AXI bus

bcma core 자동 감지와 BCM47xx/BCM53xx의 수동 interrupt-map 바인딩입니다.

Source pathDocumentation/devicetree/bindings/bus/brcm,bus-axi.txt
Source versionLinux v6.18.37
TranslationDUJINLABS 전문 번역 + 해설

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

brcm,bus-axi.txt:1-53

AXI core memory range는 자동 감지하고 IRQ 및 ChipCommon GPIO처럼 감지할 수 없는 정보는 child 노드로 보완합니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기
1 Driver for ARM AXI Bus with Broadcom Plugins (bcma)
2
3 Required properties:
4
5 - compatible : brcm,bus-axi
6
7 - reg : iomem address range of chipcommon core
8
9 The cores on the AXI bus are automatically detected by bcma with the
10 memory ranges they are using and they get registered afterwards.
11 Automatic detection of the IRQ number is not working on
12 BCM47xx/BCM53xx ARM SoCs. To assign IRQ numbers to the cores, provide
13 them manually through device tree. Use an interrupt-map to specify the
14 IRQ used by the devices on the bus. The first address is just an index,
15 because we do not have any special register.
16
17 The top-level axi bus may contain children representing attached cores
18 (devices). This is needed since some hardware details can't be auto
19 detected (e.g. IRQ numbers). Also some of the cores may be responsible
20 for extra things, e.g. ChipCommon providing access to the GPIO chip.
21
22 Example:
23
24 axi@18000000 {
25 compatible = "brcm,bus-axi";
26 reg = <0x18000000 0x1000>;
27 ranges = <0x00000000 0x18000000 0x00100000>;
28 #address-cells = <1>;
29 #size-cells = <1>;
30 #interrupt-cells = <1>;
31 interrupt-map-mask = <0x000fffff 0xffff>;
32 interrupt-map =
33 /* Ethernet Controller 0 */
34 <0x00024000 0 &gic GIC_SPI 147 IRQ_TYPE_LEVEL_HIGH>,
35
36 /* Ethernet Controller 1 */
37 <0x00025000 0 &gic GIC_SPI 148 IRQ_TYPE_LEVEL_HIGH>;
38
39 /* PCIe Controller 0 */
40 <0x00012000 0 &gic GIC_SPI 126 IRQ_TYPE_LEVEL_HIGH>,
41 <0x00012000 1 &gic GIC_SPI 127 IRQ_TYPE_LEVEL_HIGH>,
42 <0x00012000 2 &gic GIC_SPI 128 IRQ_TYPE_LEVEL_HIGH>,
43 <0x00012000 3 &gic GIC_SPI 129 IRQ_TYPE_LEVEL_HIGH>,
44 <0x00012000 4 &gic GIC_SPI 130 IRQ_TYPE_LEVEL_HIGH>,
45 <0x00012000 5 &gic GIC_SPI 131 IRQ_TYPE_LEVEL_HIGH>;
46
47 chipcommon {
48 reg = <0x00000000 0x1000>;
49
50 gpio-controller;
51 #gpio-cells = <2>;
52 };
53 };
54

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

Broadcom AXI bus와 수동 IRQ 매핑

1-21

Broadcom plugin을 사용하는 ARM AXI Bus(bcma) 드라이버

필수 `compatible`은 `brcm,bus-axi`이며, `reg`에는 ChipCommon core의 I/O memory 주소 범위를 지정합니다.

bcma는 AXI bus의 core와 각 core가 사용하는 memory 범위를 자동으로 감지한 뒤 등록합니다.

BCM47xx/BCM53xx ARM SoC에서는 IRQ 번호 자동 감지가 동작하지 않습니다. core에 IRQ 번호를 할당하려면 Device Tree에서 직접 제공해야 하며, bus의 장치가 사용하는 IRQ는 `interrupt-map`으로 지정합니다.

특별한 레지스터가 없으므로 interrupt-map의 첫 번째 주소는 단순한 index입니다.

top-level AXI bus는 연결된 core, 즉 장치를 나타내는 child를 포함할 수 있습니다. IRQ 번호처럼 자동 감지할 수 없는 하드웨어 정보를 제공하기 위해 필요합니다. 일부 core는 추가 기능도 담당하며, 예를 들어 ChipCommon은 GPIO chip 접근을 제공합니다.

bcma core 발견과 보완 정보
AXI bus scanCore와 memory range 자동 감지
Device Tree child자동 감지할 수 없는 core 세부 정보
interrupt-mapBCM47xx/BCM53xx IRQ 수동 지정
ChipCommonGPIO controller 등 추가 기능 제공

자동 감지되는 정보와 Device Tree에서 수동으로 제공하는 정보를 구분합니다.

Ethernet, PCIe 및 ChipCommon 예

22-53

다음 AXI bus 예제는 두 Ethernet controller와 PCIe controller의 interrupt를 GIC SPI에 매핑하고, ChipCommon child를 GPIO controller로 노출합니다.

axi@18000000 {
        compatible = "brcm,bus-axi";
        reg = <0x18000000 0x1000>;
        ranges = <0x00000000 0x18000000 0x00100000>;
        #address-cells = <1>;
        #size-cells = <1>;
        #interrupt-cells = <1>;
        interrupt-map-mask = <0x000fffff 0xffff>;
        interrupt-map =
                /* Ethernet Controller 0 */
                <0x00024000 0 &gic GIC_SPI 147 IRQ_TYPE_LEVEL_HIGH>,

                /* Ethernet Controller 1 */
                <0x00025000 0 &gic GIC_SPI 148 IRQ_TYPE_LEVEL_HIGH>;

                /* PCIe Controller 0 */
                <0x00012000 0 &gic GIC_SPI 126 IRQ_TYPE_LEVEL_HIGH>,
                <0x00012000 1 &gic GIC_SPI 127 IRQ_TYPE_LEVEL_HIGH>,
                <0x00012000 2 &gic GIC_SPI 128 IRQ_TYPE_LEVEL_HIGH>,
                <0x00012000 3 &gic GIC_SPI 129 IRQ_TYPE_LEVEL_HIGH>,
                <0x00012000 4 &gic GIC_SPI 130 IRQ_TYPE_LEVEL_HIGH>,
                <0x00012000 5 &gic GIC_SPI 131 IRQ_TYPE_LEVEL_HIGH>;

        chipcommon {
                reg = <0x00000000 0x1000>;

                gpio-controller;
                #gpio-cells = <2>;
        };
};