← Documents Documentation/arch/x86/microcode.rst GitHub 원문 ↗

Linux 6.18.37 · Architecture

The Linux Microcode Loader

x86 microcode의 early·late·builtin loading과 late update 위험을 설명합니다.

Source pathDocumentation/arch/x86/microcode.rst
Source versionLinux v6.18.37
TranslationDUJINLABS 전문 번역 + 해설

요약·해설과 원문, 전문 번역을 서로 분리했습니다. API 이름, symbol, source path는 원문 표기를 사용합니다.

1. 요약·해설

원문의 핵심 논리와 kernel programming 관점의 보충 설명입니다. 아래의 전문 번역과는 별도로 작성했습니다.

요약과 해설

microcode.rst:1-240

early loading은 combined initrd의 uncompressed cpio에서 CPU별 patch를 찾아 BSP와 AP에 적용하므로 kernel이 CPU issue를 만나기 전에 update할 수 있습니다. builtin 방식은 firmware blob을 kernel image에 포함하지만 update마다 rebuild가 필요합니다.

late loading은 실행 중인 SMT sibling, 사라지는 simulated MSR, 끌 수 없는 `#MC`·`#SMI`·`#NMI`, 중간 patch에서 제거된 software-visible feature 때문에 안전성을 일반적으로 보장할 수 없습니다. 그래서 kernel 5.19부터 기본 비활성화 상태입니다.

2. 영어 원문 전체

번역 기준이 된 Linux v6.18.37 원문입니다. 줄 번호는 이 버전의 파일 좌표입니다.

원문 전체 펼치기
1 .. SPDX-License-Identifier: GPL-2.0
2
3 ==========================
4 The Linux Microcode Loader
5 ==========================
6
7 :Authors: - Fenghua Yu <[email protected]>
8 - Borislav Petkov <[email protected]>
9 - Ashok Raj <[email protected]>
10
11 The kernel has a x86 microcode loading facility which is supposed to
12 provide microcode loading methods in the OS. Potential use cases are
13 updating the microcode on platforms beyond the OEM End-Of-Life support,
14 and updating the microcode on long-running systems without rebooting.
15
16 The loader supports three loading methods:
17
18 Early load microcode
19 ====================
20
21 The kernel can update microcode very early during boot. Loading
22 microcode early can fix CPU issues before they are observed during
23 kernel boot time.
24
25 The microcode is stored in an initrd file. During boot, it is read from
26 it and loaded into the CPU cores.
27
28 The format of the combined initrd image is microcode in (uncompressed)
29 cpio format followed by the (possibly compressed) initrd image. The
30 loader parses the combined initrd image during boot.
31
32 The microcode files in cpio name space are:
33
34 on Intel:
35 kernel/x86/microcode/GenuineIntel.bin
36 on AMD :
37 kernel/x86/microcode/AuthenticAMD.bin
38
39 During BSP (BootStrapping Processor) boot (pre-SMP), the kernel
40 scans the microcode file in the initrd. If microcode matching the
41 CPU is found, it will be applied in the BSP and later on in all APs
42 (Application Processors).
43
44 The loader also saves the matching microcode for the CPU in memory.
45 Thus, the cached microcode patch is applied when CPUs resume from a
46 sleep state.
47
48 Here's a crude example how to prepare an initrd with microcode (this is
49 normally done automatically by the distribution, when recreating the
50 initrd, so you don't really have to do it yourself. It is documented
51 here for future reference only).
52 ::
53
54 #!/bin/bash
55
56 if [ -z "$1" ]; then
57 echo "You need to supply an initrd file"
58 exit 1
59 fi
60
61 INITRD="$1"
62
63 DSTDIR=kernel/x86/microcode
64 TMPDIR=/tmp/initrd
65
66 rm -rf $TMPDIR
67
68 mkdir $TMPDIR
69 cd $TMPDIR
70 mkdir -p $DSTDIR
71
72 if [ -d /lib/firmware/amd-ucode ]; then
73 cat /lib/firmware/amd-ucode/microcode_amd*.bin > $DSTDIR/AuthenticAMD.bin
74 fi
75
76 if [ -d /lib/firmware/intel-ucode ]; then
77 cat /lib/firmware/intel-ucode/* > $DSTDIR/GenuineIntel.bin
78 fi
79
80 find . | cpio -o -H newc >../ucode.cpio
81 cd ..
82 mv $INITRD $INITRD.orig
83 cat ucode.cpio $INITRD.orig > $INITRD
84
85 rm -rf $TMPDIR
86
87
88 The system needs to have the microcode packages installed into
89 /lib/firmware or you need to fixup the paths above if yours are
90 somewhere else and/or you've downloaded them directly from the processor
91 vendor's site.
92
93 Late loading
94 ============
95
96 You simply install the microcode packages your distro supplies and
97 run::
98
99 # echo 1 > /sys/devices/system/cpu/microcode/reload
100
101 as root.
102
103 The loading mechanism looks for microcode blobs in
104 /lib/firmware/{intel-ucode,amd-ucode}. The default distro installation
105 packages already put them there.
106
107 Since kernel 5.19, late loading is not enabled by default.
108
109 The /dev/cpu/microcode method has been removed in 5.19.
110
111 Why is late loading dangerous?
112 ==============================
113
114 Synchronizing all CPUs
115 ----------------------
116
117 The microcode engine which receives the microcode update is shared
118 between the two logical threads in a SMT system. Therefore, when
119 the update is executed on one SMT thread of the core, the sibling
120 "automatically" gets the update.
121
122 Since the microcode can "simulate" MSRs too, while the microcode update
123 is in progress, those simulated MSRs transiently cease to exist. This
124 can result in unpredictable results if the SMT sibling thread happens to
125 be in the middle of an access to such an MSR. The usual observation is
126 that such MSR accesses cause #GPs to be raised to signal that former are
127 not present.
128
129 The disappearing MSRs are just one common issue which is being observed.
130 Any other instruction that's being patched and gets concurrently
131 executed by the other SMT sibling, can also result in similar,
132 unpredictable behavior.
133
134 To eliminate this case, a stop_machine()-based CPU synchronization was
135 introduced as a way to guarantee that all logical CPUs will not execute
136 any code but just wait in a spin loop, polling an atomic variable.
137
138 While this took care of device or external interrupts, IPIs including
139 LVT ones, such as CMCI etc, it cannot address other special interrupts
140 that can't be shut off. Those are Machine Check (#MC), System Management
141 (#SMI) and Non-Maskable interrupts (#NMI).
142
143 Machine Checks
144 --------------
145
146 Machine Checks (#MC) are non-maskable. There are two kinds of MCEs.
147 Fatal un-recoverable MCEs and recoverable MCEs. While un-recoverable
148 errors are fatal, recoverable errors can also happen in kernel context
149 are also treated as fatal by the kernel.
150
151 On certain Intel machines, MCEs are also broadcast to all threads in a
152 system. If one thread is in the middle of executing WRMSR, a MCE will be
153 taken at the end of the flow. Either way, they will wait for the thread
154 performing the wrmsr(0x79) to rendezvous in the MCE handler and shutdown
155 eventually if any of the threads in the system fail to check in to the
156 MCE rendezvous.
157
158 To be paranoid and get predictable behavior, the OS can choose to set
159 MCG_STATUS.MCIP. Since MCEs can be at most one in a system, if an
160 MCE was signaled, the above condition will promote to a system reset
161 automatically. OS can turn off MCIP at the end of the update for that
162 core.
163
164 System Management Interrupt
165 ---------------------------
166
167 SMIs are also broadcast to all CPUs in the platform. Microcode update
168 requests exclusive access to the core before writing to MSR 0x79. So if
169 it does happen such that, one thread is in WRMSR flow, and the 2nd got
170 an SMI, that thread will be stopped in the first instruction in the SMI
171 handler.
172
173 Since the secondary thread is stopped in the first instruction in SMI,
174 there is very little chance that it would be in the middle of executing
175 an instruction being patched. Plus OS has no way to stop SMIs from
176 happening.
177
178 Non-Maskable Interrupts
179 -----------------------
180
181 When thread0 of a core is doing the microcode update, if thread1 is
182 pulled into NMI, that can cause unpredictable behavior due to the
183 reasons above.
184
185 OS can choose a variety of methods to avoid running into this situation.
186
187
188 Is the microcode suitable for late loading?
189 -------------------------------------------
190
191 Late loading is done when the system is fully operational and running
192 real workloads. Late loading behavior depends on what the base patch on
193 the CPU is before upgrading to the new patch.
194
195 This is true for Intel CPUs.
196
197 Consider, for example, a CPU has patch level 1 and the update is to
198 patch level 3.
199
200 Between patch1 and patch3, patch2 might have deprecated a software-visible
201 feature.
202
203 This is unacceptable if software is even potentially using that feature.
204 For instance, say MSR_X is no longer available after an update,
205 accessing that MSR will cause a #GP fault.
206
207 Basically there is no way to declare a new microcode update suitable
208 for late-loading. This is another one of the problems that caused late
209 loading to be not enabled by default.
210
211 Builtin microcode
212 =================
213
214 The loader supports also loading of a builtin microcode supplied through
215 the regular builtin firmware method CONFIG_EXTRA_FIRMWARE. Only 64-bit is
216 currently supported.
217
218 Here's an example::
219
220 CONFIG_EXTRA_FIRMWARE="intel-ucode/06-3a-09 amd-ucode/microcode_amd_fam15h.bin"
221 CONFIG_EXTRA_FIRMWARE_DIR="/lib/firmware"
222
223 This basically means, you have the following tree structure locally::
224
225 /lib/firmware/
226 |-- amd-ucode
227 ...
228 | |-- microcode_amd_fam15h.bin
229 ...
230 |-- intel-ucode
231 ...
232 | |-- 06-3a-09
233 ...
234
235 so that the build system can find those files and integrate them into
236 the final kernel image. The early loader finds them and applies them.
237
238 Needless to say, this method is not the most flexible one because it
239 requires rebuilding the kernel each time updated microcode from the CPU
240 vendor is available.
241

3. 한국어 전문 번역

영어 원문의 문단 순서와 의미를 유지한 전체 번역입니다. 코드, 함수명, symbol과 URL은 원문 표기를 유지합니다.

Linux microcode loader 개요

1-17

이 문서는 `SPDX-License-Identifier: GPL-2.0`으로 배포되며 Fenghua Yu `<[email protected]>`, Borislav Petkov `<[email protected]>`, Ashok Raj `<[email protected]>`가 작성했습니다.

kernel의 x86 microcode loading facility는 OS에서 microcode를 load하는 방법을 제공합니다. OEM End-Of-Life 지원이 끝난 platform의 microcode를 update하거나, 장시간 실행 중인 system을 reboot하지 않고 update하는 것이 가능한 사용 사례입니다.

loader는 early load, late loading, builtin microcode의 세 가지 방법을 지원합니다.

early load와 combined initrd

18-47

kernel은 boot의 매우 이른 시점에 microcode를 update할 수 있습니다. early loading은 kernel boot 중 CPU 문제가 관찰되기 전에 이를 고칠 수 있습니다.

microcode는 initrd file에 저장되며 boot 중 읽혀 CPU core에 load됩니다. combined initrd image는 uncompressed cpio 형식의 microcode 뒤에 압축될 수도 있는 initrd image를 붙인 구조입니다. loader가 boot 중 이 combined image를 parse합니다.

cpio namespace 안의 microcode file은 vendor별로 다음 위치에 있습니다.

  • Intel: `kernel/x86/microcode/GenuineIntel.bin`
  • AMD: `kernel/x86/microcode/AuthenticAMD.bin`

BSP(BootStrapping Processor)가 pre-SMP boot를 수행하는 동안 kernel은 initrd의 microcode file을 scan합니다. CPU와 일치하는 microcode를 찾으면 BSP에 적용하고 나중에 모든 AP(Application Processor)에도 적용합니다.

loader는 CPU와 일치하는 microcode를 memory에 저장합니다. 따라서 CPU가 sleep state에서 resume할 때 cached microcode patch가 적용됩니다.

microcode initrd 작성 예시

48-92

다음은 microcode가 포함된 initrd를 준비하는 단순 예시입니다. 보통 distribution이 initrd를 다시 만들 때 자동으로 수행하므로 직접 실행할 필요는 없으며, 향후 참고를 위해 제공됩니다.

#!/bin/bash

if [ -z "$1" ]; then
    echo "You need to supply an initrd file"
    exit 1
fi

INITRD="$1"

DSTDIR=kernel/x86/microcode
TMPDIR=/tmp/initrd

rm -rf $TMPDIR

mkdir $TMPDIR
cd $TMPDIR
mkdir -p $DSTDIR

if [ -d /lib/firmware/amd-ucode ]; then
        cat /lib/firmware/amd-ucode/microcode_amd*.bin > $DSTDIR/AuthenticAMD.bin
fi

if [ -d /lib/firmware/intel-ucode ]; then
        cat /lib/firmware/intel-ucode/* > $DSTDIR/GenuineIntel.bin
fi

find . | cpio -o -H newc >../ucode.cpio
cd ..
mv $INITRD $INITRD.orig
cat ucode.cpio $INITRD.orig > $INITRD

rm -rf $TMPDIR

system에는 `/lib/firmware` 아래 microcode package가 설치되어 있어야 합니다. 다른 위치에 있거나 processor vendor site에서 직접 내려받았다면 위 script의 path를 수정해야 합니다.

late loading 방법과 현재 상태

93-110

distribution이 제공하는 microcode package를 설치한 뒤 root로 다음 명령을 실행합니다.

# echo 1 > /sys/devices/system/cpu/microcode/reload

loading mechanism은 `/lib/firmware/{intel-ucode,amd-ucode}`에서 microcode blob을 찾습니다. 기본 distribution package가 이미 이 위치에 file을 설치합니다.

kernel 5.19부터 late loading은 기본으로 활성화되지 않습니다. `/dev/cpu/microcode` 방식도 5.19에서 제거되었습니다.

late loading 위험: 모든 CPU 동기화

111-142

SMT system에서는 microcode update를 받는 engine을 core의 두 logical thread가 공유합니다. 따라서 한 SMT thread에서 update를 실행하면 sibling도 자동으로 update됩니다.

microcode는 MSR도 simulate할 수 있으므로 update가 진행되는 동안 simulated MSR이 일시적으로 사라집니다. 이때 SMT sibling이 해당 MSR에 access 중이면 예측할 수 없는 결과가 생길 수 있습니다. 흔히 관찰되는 결과는 MSR이 존재하지 않는다는 의미로 access에서 `#GP`가 발생하는 것입니다.

사라지는 MSR은 관찰된 흔한 문제 중 하나일 뿐입니다. patch되는 다른 instruction을 SMT sibling이 동시에 실행해도 비슷하게 예측할 수 없는 동작이 발생할 수 있습니다.

이 상황을 없애기 위해 `stop_machine()` 기반 CPU synchronization을 도입했습니다. 모든 logical CPU가 다른 code를 실행하지 않고 atomic variable을 polling하는 spin loop에서 대기하도록 보장합니다.

이 방법은 device interrupt, external interrupt, CMCI 같은 LVT interrupt를 포함한 IPI를 처리하지만 끌 수 없는 special interrupt는 막지 못합니다. 해당 interrupt는 Machine Check(`#MC`), System Management(`#SMI`), Non-Maskable Interrupt(`#NMI`)입니다.

Machine Check, SMI, NMI

143-187

Machine Check(`#MC`)는 mask할 수 없습니다. MCE에는 치명적이고 복구 불가능한 유형과 복구 가능한 유형이 있습니다. 복구 불가능한 오류는 치명적이며, kernel context에서도 발생할 수 있는 복구 가능한 오류 역시 kernel은 치명적으로 처리합니다.

일부 Intel machine에서는 MCE가 system의 모든 thread에 broadcast됩니다. 한 thread가 `WRMSR` 실행 중이면 flow 끝에서 MCE를 받습니다. 어느 경우든 `wrmsr(0x79)`를 수행하는 thread가 MCE handler rendezvous에 도착하기를 기다리고, system의 thread 중 하나라도 확인되지 않으면 결국 shutdown합니다.

예측 가능한 보수적 동작을 위해 OS는 `MCG_STATUS.MCIP`를 설정할 수 있습니다. 한 system에는 MCE가 최대 하나만 존재할 수 있으므로 MCE가 signal되면 위 조건은 자동으로 system reset으로 승격됩니다. OS는 해당 core의 update가 끝날 때 MCIP를 끌 수 있습니다.

SMI도 platform의 모든 CPU에 broadcast됩니다. microcode update는 MSR `0x79`에 쓰기 전에 core에 대한 exclusive access를 요청합니다. 한 thread가 `WRMSR` flow에 있고 두 번째 thread가 SMI를 받으면, 그 thread는 SMI handler의 첫 instruction에서 멈춥니다.

secondary thread가 SMI의 첫 instruction에서 멈추므로 patch 중인 instruction을 실행하던 중일 가능성은 매우 낮습니다. 또한 OS가 SMI 발생을 막을 방법은 없습니다.

core의 thread0이 microcode update 중일 때 thread1이 NMI로 끌려 들어가면 앞서 설명한 이유로 예측할 수 없는 동작이 발생할 수 있습니다. OS는 이 상황을 피하기 위해 여러 방법 가운데 하나를 선택할 수 있습니다.

late loading 적합성을 선언할 수 없는 이유

188-210

late loading은 system이 완전히 동작하며 실제 workload를 실행 중일 때 수행됩니다. 동작 결과는 새 patch로 upgrade하기 전 CPU의 base patch에 따라 달라집니다. 이 설명은 Intel CPU에 적용됩니다.

예를 들어 CPU의 patch level이 1이고 level 3으로 update한다고 가정합니다. patch1과 patch3 사이의 patch2가 software-visible feature를 deprecated했을 수 있습니다.

software가 그 feature를 사용할 가능성만 있어도 이는 허용할 수 없습니다. 예를 들어 update 뒤 `MSR_X`를 더 이상 사용할 수 없다면 해당 MSR access에서 `#GP` fault가 발생합니다.

결국 새 microcode update가 late loading에 적합하다고 선언할 방법은 없습니다. 이 문제도 late loading이 기본으로 활성화되지 않게 된 이유 중 하나입니다.

builtin microcode

211-240

loader는 일반 builtin firmware 방식인 `CONFIG_EXTRA_FIRMWARE`로 제공한 builtin microcode도 load할 수 있습니다. 현재는 64-bit만 지원합니다.

configuration 예시는 다음과 같습니다.

CONFIG_EXTRA_FIRMWARE="intel-ucode/06-3a-09 amd-ucode/microcode_amd_fam15h.bin"
CONFIG_EXTRA_FIRMWARE_DIR="/lib/firmware"

build system이 file을 찾을 수 있도록 local tree를 다음과 같이 구성합니다.

Builtin microcode firmware tree
/lib/firmwareamd-ucodemicrocode_amd_fam15h.bin
/lib/firmwareintel-ucode06-3a-09

`CONFIG_EXTRA_FIRMWARE_DIR=/lib/firmware` 아래에서 vendor별 directory와 지정한 blob을 찾습니다.

build system은 이 file을 찾아 최종 kernel image에 통합하고 early loader가 이를 찾아 적용합니다.

CPU vendor가 새 microcode를 제공할 때마다 kernel을 다시 build해야 하므로 이 방식은 가장 유연한 방법이 아닙니다.